零度Cooling 发表于 2007-3-12 18:19:00

关于sdram布线

<p>请教一个问题 关于sdram布线 要跑到166MHZ,数据线等长 地址线等长 这个数据线的长度和地址线的长度之间有何约束?</p><p>控制信号和clk长度和数据地址线长度之间又有何约束</p>
[此贴子已经被作者于2007-3-12 18:20:03编辑过]

tingle 发表于 2007-3-12 21:41:00

<p>在下愚見：</p><p>小於20mm的線完全不必在乎等長</p>

小地方 发表于 2007-3-12 22:05:00

关注中

xjz10 发表于 2007-3-14 08:26:00

<p>DING</p>

Design_sophia 发表于 2007-3-14 09:10:00

<p>这个问题好象很多人都问过了啊.</p><p>数据,控制信号和地址信号一样和CLK保持时序约束关系.SDRAM应该为共同时钟方式,所以长度需要控制在一定范围内.</p>

download2007030 发表于 2007-3-14 09:11:00

fanfp1234 发表于 2007-3-14 14:40:00

关注中

planet 发表于 2007-3-14 15:09:00

<p>data +-50mils Add +-100mils,即可！！</p><p></p>

LD 发表于 2007-3-15 14:48:00

<p>我觉得这个取决你的芯片。看看DATASHEET上面有没有提。</p>

rockroll 发表于 2007-4-12 10:22:00

我也要问这个问题，比如ddr 的数据线和地址线之间就有长度约束&nbsp;，clk更是有要求，一般要比dqs线长比如（700mil以上），不能超过一定值比如（1200mil）,想知道sdram在这些线长上有什么具体要求呢？
页: [1] 2
查看完整版本: 关于sdram布线