wo103883189 发表于 2009-1-12 21:57:00

4 Layers,100+/-10欧姆阻抗PCB问题请教

<div>各位大侠好！我是新人，从事PCB设计的一年级生！</div><div>请问一组控制100+/-10阻抗的差分对4层板，当差分对走到尽头焊接线材的PAD端时候，容易阻抗急剧下降。</div><div>请问这和焊接的锡膏和焊接时间等因素有关吧？请问有什么好的改善方法呢？</div><div>1，我是把PAD端的内层GND挖掉，那么这PAD就是以第四层作为GND参考，增加H来拉高阻抗？</div><div>2，我可以把这差分对的PAD当成Trace的样子来计算阻抗吗？即PAD宽度就是线宽。那我就可以减少PAD的宽度来拉高阻抗。</div><div></div><div>请问有这方面的资料吗？<br/>我需要做这方面的报告，谢谢！<br/></div>

yshang 发表于 2009-1-13 12:47:00

可以按照你说的两种方法处理。不过前一种方法有缺陷，因为参考平面的转化无法无缝过度，需用3D场仿真器找过渡方案。<div>如果不是超高频（3Gps以上），在芯片焊盘处追求阻抗匹配就没有什么必要了，有兴趣可以仿真验证一下。</div>

_hhh_ 发表于 2009-1-13 16:11:00

<p>强烈支持2楼的观点</p>

oleole 发表于 2009-1-14 09:45:00

支持2楼，如果频率不是非常高，觉得没必要研究焊盘附近阻抗变化

tanglijun 发表于 2009-1-31 14:13:00

alyhn 发表于 2009-4-3 09:18:00

spy007868 发表于 2013-6-27 09:20:20

复制下来！！！！！！！我自己好好学习！！！！！！！！！！！！！！！！！

yvonneGan 发表于 2013-9-5 16:01:00

2楼的观点有一定的道理，再斟酌下 ~

luxiaorong1119 发表于 2013-10-11 15:39:39

支持2楼的，一般的都不考虑焊盘出的阻抗影响。
页: [1]
查看完整版本: 4 Layers,100+/-10欧姆阻抗PCB问题请教