PCB论坛网-PCB论坛-PCB设计论坛 - Powered by Discuz! Archiver

divisyao 发表于 2009-6-20 00:56:00

阻抗中有关介电常数的探究

最近我们MI组提出了一个课题：如何提高阻抗板设计的良品率？    最近我们厂的阻抗板连续被投诉了两单。客户发现我们板子的介电常数两个批次不一样，而且不稳定。于是我们不得不重新重视我们厂对于介电常数的界定  业界习惯把FR4的介电常数界定在4.2-4.3之间，但具体是多少，很少有人能说出个所以然来。这次我们的课题中就包括了对我们厂FR4板材的介电常数的推算。具体办法就是，采集物理实验室的阻抗测试报告的数据。由测试结果反推出板材的介电常数。  介电常数跟很多因素有关，包括温度，湿度，板材本身的属性，测试时所用的信号频率等等。影响板材介电常数最大的两个因数除了板材本身的属性外就是测试频率了。一般来讲，测试频率越高，介电常数就越低，当频率大于3G时，f的变化就很小了，基本趋向于稳定了。  要想彻底弄懂介电常数就必须了解阻抗测试仪的测试原理，但目前我手头上有关这方面的资料很少，希望各位大虾们能跟进共享。  好了先写到这里吧，我要去上班了。后续的试验过程我会陆续发出，希望我们能共同把这个课题做好！

lidaji 发表于 2009-6-20 01:27:00

关于阻抗控制主要不是介电常数，什么是常数：就是经常是一个数，（哈哈）请参考<a href="http://www.pcbbbs.com/viewthread.php?tid=181413&replyID=43509&skin=1">http://www.pcbbbs.com/viewthread.php?tid=181413&replyID=43509&skin=1</a>阻抗因子贡献度才是最重要的，谁的贡献大，我们就控制谁，先用理论的计算后，采集物理实验室的阻抗测试报告的数据，调整阻抗线宽线距的补偿，PP的厚度，而不是按正常的线宽补偿，当然线宽必须控制在客户允许接受的范围。不过介电常数的原理我也不太明白，所以希望你的实验继续下去，把结果分享出来。
[此贴子已经被作者于2009-6-20 1:33:12编辑过]

lidaji 发表于 2009-6-20 01:35:00

网上找的参考文献1、我们常用的PCB介质是FR4材料的，相对空气的介电常数是4.2-4.7。这个介电常数是会随温度变化的，在0-70度的温度范围内，其最大变化范围可以达到20%。介电常数的变化会导致线路延时10%的变化，温度越高，延时越大。介电常数还会随信号频率变化，频率越高介电常数越小。100M以下可以用4.5计算板间电容以及延时。 2、一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch(1inch=1000mil=2.54cm)。表层一般要视情况而定，一般介于140与170之间。 3、实际的电容可以简单等效为L、R、C串联，电容有一个谐振点，在高频时(超过这个谐振点)会呈现感性，电容的容值和工艺不同则这个谐振点不同，而且不同厂家生产的也会有很大差异。这个谐振点主要取决于等效串联电感。现在的比如一个100nF的贴片电容等效串联电感大概在0.5nH左右，ESR(等效串联电阻)值为0.1欧，那么在24M左右时滤波效果最好，对交流阻抗为0.1欧。而一个1nF的贴片电容等效电感也为0.5nH(不同容值差异不太大)，ESR为0.01欧，会在200M左右有最好的滤波效果。为达好较好的滤波效果，我们使用不同容值的电容搭配组合。但是，由于等效串联电感与电容的作用，会在24M与200M之间有一个谐振点，在这个谐振点上有最大阻抗，比单个电容的阻抗还要大。这是我们不希望得到的结果。（在24M到200M这一段，小电容呈容性，大电容已经呈感性。两个电容并联已经相当于LC并联。两个电容的ESR值之和为这个LC回路的串阻。LC并联的话如果串阻为0，那么在谐振点上会有一个无穷大的阻抗，在这个点上有最差的滤波效果。这个串阻反倒会抑制这种并联谐振现象，从而降低LC谐振器在谐振点的阻抗）。为减轻这个影响，可以酌情使用ESR大些的电容。ESR相当于谐振网络里的串阻，可以降低Q值，从而使频率特性平坦一些。增大ESR会使整体阻抗趋于一致。低于24M的频段和高于200M的频段上，阻抗会增加，而在24M与200M频段内，阻抗会降低。所以也要综合考虑板子开关噪声的频带。国外的一些设计有的板子在大小电容并联的时候在小电容(680pF)上串几欧的电阻，很可能是出于这种考虑。(从上面的参数看，1nF的电容Q值是100nF电容Q值的10倍。由于手头没有来自厂商的具体等效串感和ESR的值，所以上面例子的参数是根据以往看到的资料推测的。但是偏差应该不会太大。以往多处看到的资料都是1nF和100nF的瓷片电容的谐振频率分别为100M和10M，考虑贴片电容的L要小得多，而又没有找到可靠的值，为讲着方便就按0.5nH计算。如果大家有具体可靠的值的话，还希望能发上来^_^)介电常数（Dk, ε，Er）决定了电信号在该介质中传播的速度。电信号传播的速度与介电常数平方根成反比。介电常数越低，信号传送速度越快。我们作个形象的比喻，就好想你在海滩上跑步，水深淹没了你的脚踝，水的粘度就是介电常数，水越粘，代表介电常数越高，你跑的也越慢。     介电常数并不是非常容易测量或定义，它不仅与介质的本身特性有关，还与测试方法，测试频率，测试前以及测试中的材料状态有关。介电常数也会随温度的变化而变化,有些特别的材料在开发中就考虑到温度的因素.湿度也是影响介电常数的一个重要因素,因为水的介电常数是70,很少的水分,会引起显著的变化.     以下是一些典型材料的介电常数(在1Mhz下)：<table cellspacing="0" cellpadding="0" width="100%" border="1"><tbody><tr><td>真空</td><td>1.0</td></tr><tr><td>纯PTFE</td><td>2.1</td></tr><tr><td>GY PTFE</td><td>2.2-2.3</td></tr><tr><td>GX-PTFE</td><td>2.55</td></tr><tr><td>氰酸酯/玻璃</td><td>3.2</td></tr><tr><td>氰酸酯/石英</td><td>2.8-3.4</td></tr><tr><td>聚酰亚胺－石英</td><td>3.5-3.8</td></tr><tr><td>聚酰亚胺－玻璃</td><td>4.0-4.6</td></tr><tr><td>环氧树脂－玻璃（FR4）</td><td>4.4-5.2</td></tr><tr><td>无纺芳香胺(aramid)</td><td>3.8-4.1</td></tr><tr><td>芳香胺(织布)</td><td>3.8-4.1</td></tr><tr><td>陶瓷填充聚四氟乙烯</td><td>6.0-10.2</td></tr><tr><td>Foamclad (Arlon 专利)</td><td>1.15-1.3</td></tr><tr><td>水</td><td>70.0</td></tr></tbody></table>     可以看出，对于高速、高频应用而言，最理想的材料是由铜箔包裹的空气介质，厚度允差在＋/－0.00001"。作为材料开发，大家都在朝这个方向努力,如Arlon 专利开发的Foamclad非常适合基站天线的应用。但不是所有的设计都是介电常数越小越好,它往往根据一些实际的设计而定,一些要求体积很小的线路,常常需要高介电常数的材料,如Arlon的AR1000 用在小型化线路设计.有些设计如功放,常用介电常数2.55(如Arlon Diclad527, AD255等),或者介电常数3.5(如AD350,25N/FR等).也有采用4.5介电常数的,(如AD450)主要从FR-4设计改为高频应用,而希望沿用以前设计.     介电常数除了直接影响信号的传输速度以外,还在很大程度上决定特性阻抗,在不同的部分使得特性阻抗匹配在微波通信里尤为重要.如果出现阻抗不匹配的现象,阻抗不匹配也称为VSWR (驻波比).MAX2242:印刷电路板材料应选用FR4或G-10。这类材料对大多数工作频率在3GHz以下的低成本无线应用都是很好的选择。MAX2242评估板使用的是4层FR4，其介电常数为4.5，绝缘层厚度6 mil、1oz覆铜。在设计像MAX2242这样在2.45GHz下输出阻抗只有大约(8 + j5)<img height="9" src="http://www.maxim-ic.com.cn/images/ohm.gif" width="12" alt=""/>的低阻电路时，0.5nH电感就可以产生8<img height="9" src="http://www.maxim-ic.com.cn/images/ohm.gif" width="12" alt=""/>的感抗，8<img height="9" src="http://www.maxim-ic.com.cn/images/ohm.gif" width="12" alt=""/>的感抗相当于介电常数为4.5、厚度为6mil的FR4印刷电路板上60mil x 10mil的微带线产生的阻抗。谐振频率计算：f=1/(2*3.14159*SQRT(L*C))

agility 发表于 2009-6-20 08:33:00

长见识

qqqqq123456 发表于 2009-6-20 18:57:00

不同的板料，不同PP类型的DK是不同的，用着这个软件帮你算！<a href="http://www.pcbbbs.com/viewthread.php?tid=186502">http://www.pcbbbs.com/viewthread.php?tid=186502</a>http://www.pcbbbs.com/UploadFile/2009-4/200942718194399664.jpg

yangfan1018 发表于 2009-7-13 18:01:00

谢谢楼主的分享！

yaomin456 发表于 2009-7-27 20:11:00

ezplan 什么不能？阻抗、叠构、自动补偿孔径、分析原稿、自动排版…………阻抗参数、PP、CORE的厚度因厂而已。

aplusgz 发表于 2009-8-8 09:27:00

在中国的语言文化里，形容某一个人特别有本事，常常说你真有两下子，真有两把刷子。今天，我有幸拜读了楼主的鸿篇巨制，我情难自已，忍不住冲你顶礼膜拜：楼主，你真有两把刷子！真的有两把刷子啊！！

lbchina 发表于 2010-3-1 13:23:00

想了解Explan系统的详细情况，如具体的功能，和Inplan系统的区别等等。

yangfan1018 发表于 2010-3-9 10:23:00

楼主提出的问题有点问题！    在PCB加工过程中，对阻抗的影响最大的两个因素：绝缘层厚度和铜的截面积（包括线路的线宽和厚度），分别贡献度是50%和30%左右，而，楼主提出的介电常数DK，对阻抗值的贡献度大约5%。如楼主提到的不同批次的PCB产品的阻抗值不同的问题，其中绝缘层厚度和铜的截面积的差异有多大？这个问题有澄清吗?如果不把这两个主要的因素澄清，如何去讨论材料的DK?

页: [1] 2

PCB论坛网's Archiver

阻抗中有关介电常数的探究