麻烦邵老师了:有问题麻烦请教老师
邵老师:你好!我按照书中一步步操作,到191面时突然出来个将U1的Y28管教的IO模型改为V2pro_SSTL2C2,该模型如何获得,我在网上找了老半天这方面的没找到,关于这点邵老师能否给个回复。(我没有直接打开老师的SIGXP的DDR1_A.TOP文件,而是一步步从那块未Unrout的板导出来的)
还有一个问题:P190面的图6-24中的每段传输线的长度是怎么得出的呀,我按照下图计算也对不上啊,)
谢谢老师!! 回复 1# alansandy0923
在书的6.3.2节中讲述了如何处理FPGA的IBIS模型文件,
在接下来的6.3.3节中讲述了如何把处理好的DML模型加入到仿真库中。
这本书的讲解是循序渐进的,要降前面所讲的内容消化理解后,才能做后面的工作。
FPGA的模型已经在下载的资料中包含了,不需要去网上寻找。
我不清楚你的表格是从哪里得到的? 书中图6-24的拓扑结构中,传输线长度是自动抽取的结果,也就是布局中的结果。 好高哦 顶下 灌水了,没钱 支持 支持
support support 版主,很辛苦啊,替大家一个个的解答问题 我也没找到那个模型。
在SIGXP中传输线的阻抗是不是可以任意设计的,比如说设置某一段传输线的阻抗为30欧姆行不行?一定要在60欧姆左右吗? 不一定要60欧姆,但是阻抗不连续对信号质量会有很大影响,你可以自己试试。
页:
[1]