PCB论坛网's Archiver
论坛
›
《高速电路设计与仿真分析》交流论坛
› 急:SI 如何测量差分对缓冲延时?
bobwust
发表于 2011-8-16 20:40:22
急:SI 如何测量差分对缓冲延时?
:dizzy: 最近在CADENCE中仿真DDR2总线,帮助文档中关于仿真前Differential Pair Buffer Delay Measurement的说明不太理解。
1)对于用户在模型中定义的差分对,为什么要测量其缓冲延时?
2)测量所用到的Espice模型如何创建?创建时注意设置哪些参数?
3)缓冲延时的测量会影响仿真波形眼图观测吗?
急盼大虾指点。
页:
[1]
查看完整版本:
急:SI 如何测量差分对缓冲延时?