szm2000 发表于 2011-12-17 21:35:06

信号相差90°相位的问题

高速电路设计与仿真分析 CADENCE 实例设计详解
P166页：在数据写入（Write）时序图中，所有信号都是DDR控制器输出的，而DQS和DQ信号相差90°相位，因此DDR芯片才能够在DQS信号的控制下，对DQ和DM信号进行双边沿采样；
请问怎么看出来DQS和DQ信号相差90°相位的啊？

娃娃美女 发表于 2012-3-3 20:44:25

不太清楚，帮顶一个吧
页: [1]
查看完整版本: 信号相差90°相位的问题