SP605开发板的仿真
77942，这是我仿真中所用到的文件，其中BRD文件就是SP605的开发板，spartan-6的IBIS模型是我用ISE生成的，现在想仿真FPGA差分时钟（MEM1_CLK）和DDR3的地址数据总线，请版主帮忙看看，真的谢谢了 另外顺便想问问为什么DM816x的IBIS模型转变不了DML模型，请指教，我是新手，感谢版主一直以来的耐心指点 好的，我是用ISE生成的模型，Planahead里面分配管脚的时候下拉菜单也有我要的这个差分BUFFER,我就是选择这个生成的IBIS模型，我还是好好检查下吧，谢谢版主一直以来的帮助 1. 我只是用你IBIS文件中已有的IO SSTL15_II_LR_25替换掉不存在的IO DIFF_SSTL15_II，然后去掉了差分IO定义语句中的TAB。没做什么大改动，如果确定要用DIFF_SSTL15_II这个IO，必须在生成IBIS文件时加入这个IO模型才行。2. 看文件名和路径中有没有非法字符？空格中文什么的都不行。
楼主问题解决了吗 IBIS里面也定义了？
你附件的IBIS文件中没有定义这个IO模型，但是K3和K4 pin却指定了这个模型名。 版主，对于第二个问题，我查了FPGA芯片的datasheet里面是有DIFF_SSTL15_II这个IO模型，IBIS里面也定义了，我不知道怎么解决这个错误了，请版主指教，谢谢了 几个问题：
1. 你手动修改的IBIS文件包含tab，在528行，用Model Integrity的语法检查就可查出；
2. K3和K4管脚所分配的IO模型DIFF_SSTL15_II并没有包含在IBIS文件中，同样用Model Integrity的语法检查就可查出；
ERROR - Component 'SPARTAN-6': Model 'DIFF_SSTL15_II' for Pin 'K4' not defined.
ERROR - Component 'SPARTAN-6': Model 'DIFF_SSTL15_II' for Pin 'K3' not defined.
修改了上述两个问题后，在转换IBIS到DML，再在brd中加载，即可提取出差分IO；
另，你生成的IBIS文件或许有隐性问题，用Model Integrity转换时，虽然文件已经生成并能调用，但无法正常生成日志文件，也无法结束并显示。
rowen 发表于 2012-5-11 11:46 static/image/common/back.gif
重新做了两遍，模型也分配了，提取出来的还是这样的UNKNOWN，甚至把默认模型的分配都取消了，还是这样的，版 ...
重新提出了一次，发现之前上传的文件确实有问题，提出来的和你的结果一样，换下面的吧，这次验证过了。
yshang 发表于 2012-5-7 13:24 static/image/common/back.gif
IBIS里面也定义了？
你附件的IBIS文件中没有定义这个IO模型，但是K3和K4 pin却指定了这个模型名。
可以把你改好的IBIS文件发给我吗，我真不知道如何修改了，谢谢了，还有就是后仿真，提取出来了关键信号的拓扑，但是不能创建波形，说是ERROR,过孔不在library，一直找不到原因，一直在苦苦摸索，谢谢版主的指教