论坛 › Allegro › PCB设计中Allegro元件封装时应对层的含义

迈威科技 发表于 2016-4-5 11:37:52

PCB设计中Allegro元件封装时应对层的含义

Allegro中元件封装时应对层的含义Class/subclassEtch/top                               焊盘（铜皮）表层Etch/bottom                            焊盘（铜皮）底层Package geometry /Solder mask_top         阻焊表层Package geometry /Solder mask_bottom      阻焊底层Package geometry /Paste mask_top          钢网表层Package geometry /Paste mask_ bottom      钢网底层Package geometry/asseembly_ top；       装配 （加器件外形，用于器件装配参考）Package geometry /silksereen_ top;         丝印 (加封装外形、PIN NO.脚标等)REFDES/ silksereen _TOP;               丝印（位号）REFDES/ asseembly _TOP;               装配（位号）Device Type/ asseembly _TOP;            装配(对应原理图中的DEVICE值）Device Type/Silksereen_TOP;               丝印（对应原理图中的DEVICE值）Component Value/Silksereen_TOP            装配（对应原理图中的VALUE值）Component Value / asseembly _TOP          丝印（对应原理图中的VALUE值）Route keepout/top/bottom/all            禁止走线表、底、所有层（一般封装资料中提示的禁止布局的地方我们也直接用Route keepout）Via keepout/top/bottom/all               禁止打孔表、底、所有层Board geometry /Dimension                封装尺寸标注PACKAGE GEOMETRY/PLACE_BOUND_TOP；    添加高度信息添加高度值方法：EDIT—PROPERTIES—选择PLACE_BOUND_TOP—找到Package Height Max—在右边VALUE栏中填入高度值即可

feng0305010303 发表于 2016-4-5 12:10:58

资料不错 学习下

查看完整版本: PCB设计中Allegro元件封装时应对层的含义