询问各位大牛，关于DDR2原理图设计的问题（差分线和Vtt）
最近一直在搞DDR2的调试，之前板子的设计也是我设计的，现在调试不通，就像从头看看问题出在哪里
1、其一是差分线的设计问题，以前听说只要是差分线，接收端必须要接终端匹配电阻。可是DDR2的DQS信号虽然是差分信号，但是既是输入又是输出，所以认为他不该接终端匹配电阻。只有CK和CK#我接了终端匹配电阻，想知道这样合理吗
2、还有一个问题，就是最近查资料发现好多文档提到了Vtt的问题，说是DDR2上需要的上拉电阻的电压，幅值为1/2VDD，但是在DDR的引脚上没有这个电压脚，这个应该是自己为了改变信号完整性加上的吧？
以上两个问题，恳求有经验的大牛赐教，小弟在这里谢过了:lol
好吧，只能自行顶起了
页:
[1]