交流耦合电容和过孔加工偏差对112Gbps信号通道的影响
作者 | 黄刚（一博科技高速先生团队队员）随着高速先生接触的PCB工程师越来越多，我们会发现这样一个问题，很多PCB工程师只关注它们的设计，认为只要设计能实现就不会有问题，却很少去想想设计与加工的偏差，那么设计和加工的偏差到底会对高速信号带来多大的影响呢？
我们高速先生对这方面也一直有去追踪研究，之前也零零散散的发过不少文章去分析设计与加工的偏差对高速信号带来的影响。这不，本年的DesignCON文章也找到了一篇关于这方面的研究，让我们一起来看看哈。
文章的题目专门强调了在112Gbps的前提下的研究，明显是为了跟上目前高速发展的潮流而写的。而hidden“隐藏”这个词则恰好表现出容易被PCB设计工程师所忽略的问题，也就是本文要讲的设计与加工的差异带来的影响，而且本文还给出了不少仿真的案例来量化这种影响。
http://www.edadoc.com/upload/day_20-0407/112-01.png
首先肯定要来一个开场白，表明112Gbps已经是非常非常高的带宽了，影响的频率甚至去到了80GHz那么高。
http://www.edadoc.com/upload/day_20-0407/112-02.png
然后列出了本文要研究的主要内容，包括了展示一些加工的测试数据，然后重点讲了高速信号常见的两个阻抗不连续点的设计与加工偏差，也就是交流耦合电容和过孔。
http://www.edadoc.com/upload/day_20-0407/112-03.png
在第一部分加工的测试数据方面，本文也给出了不少的数据，包括了微带线的切片图如下：
http://www.edadoc.com/upload/day_20-0407/112-04.png
还有就是测试探针pad的X光图，充分说明了pad与过孔之间，过孔与过孔之间的加工偏差。
http://www.edadoc.com/upload/day_20-0407/112-05.png
http://www.edadoc.com/upload/day_20-0407/112-06.png
还有就是普通过孔和pad之间的偏移以及背钻留下的stub的长度。
http://www.edadoc.com/upload/day_20-0407/112-07.png
http://www.edadoc.com/upload/day_20-0407/112-08.png
展示完一些“赤裸裸”的数据后，文章进入到量化的阶段，用仿真的数据给大家讲解了到底这种偏差会对高速信号带来多大的影响。
本文首先分析的是交流耦合电容的仿真结果。
如下图，如果加工带来下面参考层有5mil的偏移的话。会有什么问题呢？
http://www.edadoc.com/upload/day_20-0407/112-09.png
从仿真结果可以看到，对该部分的阻抗影响超过了20欧姆，影响非常非常的巨大。
http://www.edadoc.com/upload/day_20-0407/112-10.png
接着本文又展示了另外一个影响高速信号的因素，那就是过孔。高速先生对过孔的研究可以说是非常非常的多，也包括了本文下面的仿真，高速先生也曾经尝试过。可以看到，过孔如果存在加工的偏移，例如过孔本身的偏移，pad的偏移，反焊盘的偏移，都会对过孔的阻抗带来不小的影响。
http://www.edadoc.com/upload/day_20-0407/112-11.png
例如下面的例子，从仿真就可以告诉大家，如果过孔的钻孔位置偏移哪怕只是1到2mil ，都会对阻抗带来很大比例的差异。
http://www.edadoc.com/upload/day_20-0407/112-12.png
高速先生在B站更新原创短视频了，学习更多高速PCB设计、仿真实操及案例，就赶快关注起来吧。昵称：一博高速先生
页:
[1]