my god, so expensive
0-In Design的验证工具新增静态验证功能
上网时间 : 2003年12月23日
0-In Design Automation公司最新发布的基于声明的验证工具允许用户在仿真前通过调试运行设计，从而可将调试工具更早地引入设计过程。该公司新推出v2.1产品增加了声明检查器和协议监视器，并提供了对SystemVerilog结构的支持。
这种新型静态验证流程与基于声明的验证工具(ABV)套件中的两个工具有关，分别为0-In检验表(Checklist)和0-In确认(Confirm)。检验表执行一系列自动RTL检查功能，而确认则用以对声明进行全面分析，并在声明通过验证时生成报告，或在未能通过验证时提供反例。
v2.1验证工具利用三种新的检查器增强了0-In CheckerWare库，使工具总数超过了70个。其中一个是确保多种信号不能同时有效的"mutex"(互斥)检查器，而另两个是可检测特性是否永远为“真”，或永不为“真”的"always"和"never"检查器。
Cadence宣布支持SystemVerilog的时间表
上网时间 : 2003年11月21日
Cadence Design Systems宣布，计划将在2004年4月发布的新产品中对可综合SystemVerilog结构提供支持，到2004年底以前支持“批量”SystemVerilog。这是该公司推迟预定今年10月认可SystemVerilog后公布的第一个时间表。直到最近为止，Cadence一直对SystemVerilog表示怀疑。该技术得到了其主要竞争对手Synopsys公司的强力追捧，但到目前为止还没有提交给IEEE进行标准化。然而当前的SystemVerilog 3.1是一种Accellera标准，一些EDA供应商都公布了支持它的计划。
现在Cadence也加入了这一阵营。Cadence新上任的语言和IP标准化部门总监Victor Berman表示，“我们支持SystemVerilog。我们认为，这是业界转向下一代Verilog向前发展的一个过程。”
Berman表示，Cadence将在四月发布的Incisive校验平台和Encounter实现平台上对SystemVerilog的可综合部分提供支持。这些支持包括NC-Verilog仿真器和RTL编译器综合工具。尽管SystemVerilog 3.1版扩展较少，但大部分可综合工具都已收罗在以往的SystemVerilog 3.0版本中。
Ansoft的SIMPLORER用元件模型数据库含4,000多种模型
上网时间 : 2003年08月18日
Ansoft推出的多域系统仿真软件SIMPLORER用模型数据库包含4,000多种预定模型，这些预定模型的元件都可从美国国家整流器公司(IR)、Maxwell Technologies、安森美(On Semi)、美国模拟器件公司(ADI)、英飞凌(Infineon)和其它公司购得。这些模型包括MOSFET、运算放大器、二极管、多工器、BJT、整流器、超级电容、IGBT和JFET。
SIMPLORER SV是该公司销售的SIMPLORER 6.0的全功能版，但它在可解决的问题大小上受限制。多域系统仿真软件SIMPLORER是理想的多技术仿真包，适用于汽车、航空、电力电子、驱动和相关领域的设计。它可供工程系学生学习电力电子、驱动技术、电磁激励器和电子机械设计、控制和交通技术。
SIMPLORER 6.0是为了培养和鼓励整个机电系统设计工程技巧的进步而设计的，它还包含用于设计各种复杂技术系统的IEEE工业标准的VHDL-AMS、多域、模拟、数字和混合信号建模语言。
射频衰落的仿真和测试问题
上网时间 : 2003年11月30日
编者按：由于反射、衍射和局部散射效应，从基站发出的信号可能经不同的路径到达接收机，因而产生了多径衰落。衰落现象对无线通信的冲击问题可以通过智能设计和全面彻底的测试得到缓解。而采用信道仿真的新型数字实现方案可以降低一些难度太大和成本超高的测试试验的难度和成本。
射频信号在穿越大气时因受到空气和环境条件的损害(包括多径散射效应)而产生失真。采用信道仿真的新型数字实现方案可以降低一些难度太大和成本超高的测试试验的难度和成本。
在基站发射机和移动(或固定)接收机之间的通信质量取决于多种因素，其中包括信号传播信道的总体质量。由于空气吸收作用以及建筑物和树木的反射作用，信号在传播中的幅度和相位都将产生量值不定的波动。这种现象通常被称为衰落(fading)，有时称为多径衰落(一种特殊类型的衰落)，或者更一般地称为信道损害(impairment)。
由于反射、衍射和局部散射效应，从基站发出的信号可能经不同的路径到达接收机，因而产生了多径衰落。不同的路径具有不同的长度，这使得接收机将在不同的到达时间“看到”该信号幅度不一的多个副本。还有，当被局部实体反射或散射的时候，这个信号会产生相位偏移。随着接收机的天线在空间中移动，当这些干涉小波在接收机端相互加强或减弱时，接收机将感受到信号强度的高峰和低谷。
目前无线设备设计人员必须在真实信道条件下对其设计进行测试。信道损害可以依靠模仿衰落信道响应的数学模型模拟出来。这些模型使用统计方法来表达当电磁波遇到物理障碍时将发生的变化，包括瑞利衰落、Rician衰落和铃木衰落。
瑞利衰落是一个用来描述信道传播规律的数学分布，适用于在从发射机到接收机之间没有强视距(line-of-sight )路径的情况。这个分布可以表达在一个繁忙的城市街道上看到的信道条件，这种情况下基站被隐藏在几个街区之外的建筑物背后。在乡村环境中，多径衰落模型由几个反射路径与一个强视距路径组合而成，其频谱功率遵循Rician分布。直接射束和多径射束的能量之比被称为K系数。如果在频域观察这个效应，你会看到一个功率毛刺，其幅度由K系数决定。铃木衰落把来自多路径的小幅度衰落叠加在反射和散射造成的大幅度衰落之上。大幅度衰落遵循对数正态分布，小幅度衰落遵循瑞利分布。
虽然来自遮蔽和大幅度反射的平均路径损失呈正态(高斯)分布，信号衰减的典型值为6-10 dB，但在非视距小幅度衰落的最坏情况下，多径各部分完全反相而发生最深度衰落，此时的信号衰减将达到20-30dB。
对于设备设计者而言，这意味着在链接预算中必须提供足够的“衰落裕度”。为了能够承受40-50dB以上的深度衰落，系统必须具有足够高的信号发射功率或者足够高的接收机灵敏度。
目前的信道仿真方法是在射频输入、射频输出的基础上或在模拟I/Q输入、射频输出的基础上运行的。在这个过程中，首先对将被衰落的信号进行下行转换或数字化，或两者都进行。然后把衰落仿真信号加入到数字信号中，再把其结果上行转换回射频信号。这样，就加入了附带噪声的白色高斯噪声(AWGN)。由于AWGN独立于任何一个多径信道响应，故噪声必须同衰落仿真信号分开。
这一过程在效率方面有两个主要的缺点：产生转换损失和需要噪声校准。每当进行模拟信号采样或重新恢复成模拟信号时，都会产生转换损失。这就向系统增加了由测试设备引起而不是待测信道或设备本身产生的误差。类似地，增加噪声改变了总功率水平以及载波/噪声比(C/N)。为把噪声校准到输入信号的功率水平，必须采用统计方法确定衰落之后的载波功率，这是一个昂贵且耗时的过程。
安捷伦公司的“面向衰落的基带工作平台”（Baseband Studio for Fading）是该公司的E4438C ESG向量信号发生器的一个补充。它为基带设备设计者提供了一种衰落测试方案，并使工程师们可以回避与传统的衰落仿真器相关的校准问题。来自ESG的基带信号被送到衰落器并在衰落之后加入噪声，所有这些过程都在数字域进行。事实上，在被上行转换成射频信号之前，整个过程一直保持数字形式。
在设计周期中迫切要求尽量早地在真实条件下验证接收机的性能。衰落属性对无线通信的冲击问题可以通过智能设计和全面彻底的测试得到缓解。
作者：Noah Schmitz
微波测试配件组的无线应用营销工程师。
安捷伦科技公司
中国模拟设计工具借助美国新兴公司的力量销往海外
上网时间 : 2003年09月27日
创办仅两年的新兴EDA公司Paragon IC Solutions正在销售一款具有13年历史的模拟IC设计套件Zeni 2002。该公司与中国电子信息产业集团下属的北京中电华大电子设计有限责任公司进行合作，华大电子从事软件的开发和维护。
根据双方最新签署的协议，Paragon可以对改进提出要求和说明，所有的代码开发仍在中国进行。Doyle透露，Paragon公司已经售出大约100套Zeni，大部分是在亚洲市场，而目前正在向美国市场渗透。
Zeni 2002工具套件是一种全定制IC设计解决方案，包括原理图编辑器、版图编辑器和验证工具。“我们为定制设计提供独立的工具套件。”Paragon公司总裁Tom Doyle表示，“用户可以从头至尾完成一个设计，而他们唯一需要的外部工具是一个Spice仿真器。因为市场上已经存在很多这种仿真器，所以我们决定不把精力放在这方面。”
Paragon公司成立于2001年4月。在三位创始人之中，总裁Doyle曾是Cadence的高级客户经理，拥有RF设计的背景；首席执行官Stephen Watkins曾任Tanner Research公司的国际业务开发部总监。
第三位合伙创办人是首席技术官罗晋，他之前是Tanner公司咨询和工程服务部总监。这位来自中国的美籍华人负责与华大电子在技术上的联系，Doyle透露。
Paragon公司将与老牌EDA供应商展开竞争，尤其是模拟全定制设计的市场主导者Cadence公司。Doyle相信Paragon具有两大优势：更低的成本和易于使用的功能。
“我们开始看到市场存在这样的巨大需求，即以不同的方式利用模拟设计工具。”Doyle指出，“在数字设计中，几乎每件事都可以自动完成；但模拟电路仍然要依靠工程师的智慧来实现设计。多种特色功能可以帮助模拟电路工程师更高效、更快速地完成设计。”
Doyle表示：“与华大电子的合作是一次比较漫长的过程，但也是一项极具价值且有趣的合作。”他透露与中国政府部门的合作并没有想象得那么困难，而且语言障碍也不是个大问题。“目前，Paragon公司已经把华大的50名员工当作是自己的一部分，尽管他们不是直接雇员。”
华大的模拟设计软件以前是为亚洲、特别是中国的客户开发的。自从Paragon获得并改进此软件后，该公司已经把这套模拟IC设计工具销往日本、台湾、马来西亚和新加坡等地区。Paragon公司在美国市场采用直接销售的方式，并计划进军欧洲和韩国市场。
选择在亚洲市场销售的一个原因是Paragon的价格体系更能适应低成本市场的需求，Doyle表示。另一个原因是美国市场的销售周期要更长。“如果你能向用户展示自己的技术优势，那么你的产品可以在亚洲得到更快的应用。”他指出。
Doyle说明了体现Paragon软件竞争优势的几项功能。首先是灵活的参数化单元‘Vcell’，其次是无需运行LVS就可以快速完成检查开路、短路的电路连接特性，第三是独特的图形化LVS调试器。
Paragon的原理图编辑器是系统的入口，不过，该公司目前还不支持模拟HDL。 Paragon的物理设计工具是一个版图编辑器，它提供基于单元和对象的分层掩模级版图支持，可以快速操作大型数据库。
Paragon设计套件的第三个模块是Veri，它提供设计规则检查(DRC)、电学规则检查(ERC)、LVS、寄生参数提取和信号完整性分析等功能。
Doyle拒绝透露产品价格或客户名单。他表示，价格因地域差异而不同，此外，Paragon以年许可费的形式提供工作站授权，并有可能增加新的许可项目。
Zeni工具可以运行在Unix和Linux平台上。
作者：葛立伟
2004年EDA产业个位数增长，希望在亚太
上网时间 : 2003年12月30日
EDA行业的CEO和分析家称，尽管预期半导体业务将回弹，EDA工业2004年的营收增长可能只有个位数。大多数增长预计将发生在亚洲，尤其是跨国公司开辟设计中心所在和初创公司不断涌现的中国和印度。
然而，对比一下2002和2003年，只要有增长，对于EDA产业来说就是一件好事。因为EDA产业收入2002年下滑7%，而大体上预计2003年能持平。EDA协会的数据表明，2003年第二季度是自2001年第四季度以来，首次实现年度同期对比增长的季度。
Gartner Dataquest在其预测中表示，不包含服务，预计2003年增长1%，2004年增长14.9%， 从2005年至2007年每年递增20%。而American Technology Research公司则看法相左，该公司的分析师Erach Desai预测，由于ASIC设计启动项目下降，2004和2005年将呈零增长。
与此同时，Cadence Design Systems、明导科技和Synopsys公司的首席执行官预测，2004年EDA收入增长低于10%，主要因为半导体研发开销缓慢爬升。
Synopsys公司CEO Aart de Geus表示，验证、IP和可制造性设计在2004年将尤为强劲，特别在台湾地区、南韩、中国大陆和印度。
de Geus说，“中国正在创建一个主要的消费市场，而印度正构建一个雇佣市场。众多大型跨国公司在印度加大力度，使设计达至一个非常复杂的水平。”
明导科技公司CEO、现任EDA协会主席Wally Rhines表示，DFM、系统级验证、FPGA设计、测试及模拟/混合信号设计明年将强劲增长。
他指出，事实上，中国大陆、印度和台湾地区市场有可能比EDA协会预测的数据更好。
NI的VI程序简化了电路仿真数据与真实测量数据的比较过程
上网时间 : 2004年01月07日
电子产品设计工程师们现在可以免费下载SPICE integration VI程序，以便将NI的LabVIEW图形化开发软件与Cadence、Synopsis及Mentor Graphics等公司提供的SPICE及PSpice EDA(electronic design automation)工具集成使用。
这让工程师们更轻松地进行仿真数据与真实数据的对比，从而快速完成电子设计的测试过程。有了SPICE integration VI程序，使用SPICE电路仿真器的工程师们可以方便地将电路设计中的仿真信号导入LabVIEW中，然后用LabVIEW将他们电路设计的理想数据结果与真实测量数据进行对比。
通过用LabVIEW将SPICE的仿真结果和设计原型的真实测量值相结合，设计工程师们可以更快速地调整设计，从而缩短手机、PDA和其它消费电子产品的上市时间。工程师们可以使用PXI模块化仪器或传统的独立式GPIB接口仪器，并用LabVIEW产生激励信号，并用这些信号进行电路反应分析。这样他们就可以很快地在LabVIEW图形化显示界面上见到仿真结果与实际测量值的差异，从而在产品研发过程中快速诊断误差所在，并进行相应性能调整。
SPICE integration VI程序可与任何SPICE仿真器结合使用，只要这些SPICE仿真器可以将结果输出到Berkeley SPICE, Orcad PSpice或Electronics Workbench的Multisim文档。访问www.ni.com/design，可免费下载该VI程序。
Mentor增强混合信号设计验证平台ADMS
上网时间 : 2004年02月18日
Mentor Graphics公司最近发布了混合信号设计验证平台ADVance MS(ADMS) 4.0版。ADMS 4.0新增支持SystemVerilog和SystemC语言，同时包含扩展性能，使得设计者可以以数字设计流程为中心，也可以以模拟设计流程为中心，验证其设计与最初规范的功能及性能的比较。 据介绍，ADMS 4.0现在完全支持SystemVerilog，SystemC，VHDL，Verilog，SPICE，VHDL-AMS，Verilog-AMS和C语言。同时支持八种语言使得用户可以在同一设计环境中，从系统级描述阶段直到后端版图验证阶段，进行分模块设计和完整芯片的功能验证。 通过ADMS 4.0， Mentor提供了一个扩展到混合信号设计的数字验证和模拟验证的单一通用平台。ADMS可以进行数字为中心的验证，比如Testbenches(定向测试和准随机测试)；也可以进行模拟为中心的验证，比如电路仿真(直流，交流，瞬态，参数，Monte Carlo和Corner等分析)；还可以进行混合信号为中心的验证比如“跳棋盘”分析。通过这个通用验证平台，ADMS 4.0可以并发进行模拟混合信号SoC设计的从上到下或从下到上的设计验证。 ADMS 4.0同时和Verisity SpecMan Elite集成，这些促成新的混合信号设计所需要的复杂验证策略，使得结构上的或分割上的早期验证可以进行，并可以作为Testbenches在整个设计流程中重新使用，可以发现基本的设计缺陷并及早、容易地更正。 对于设计队伍在地理上分散的全球性公司，ADMS为每一个队伍提供使用他们所愿意的设计语言实施模块层次验证的能力。当模块集成到一起进行完整芯片的仿真时，包括从其它途径得到的IP，ADMS可以用来做最终的完整芯片的验证，保留原先使用的设计语言。这将减少数据兼容性和集成所造成的问题，并发现使用多种验证工具时可能发生的功能缺陷。 “ADVance MS是独创的应用于模拟、混合信号和射频设计的多语言多层次仿真器 ，”Mentor Graphics副总裁、深亚微米部总经理Jue-Hsien Chern指出，“在开发此平台之前，我们已经有多年的技术研究以及和用户协作的经验。通过增加对SystemVerilog和SystemC的支持，Mentor加强了在验证解决方案的领先地位。”
[此贴子已经被作者于2004-2-24 9:30:42编辑过]
英特尔携手Mentor推出主板设计工具包
上网时间 : 2004年02月09日
Mentor Graphics公司顺应英特尔公司战略，推出drop-in内核布线工具包，可采用英特尔公司最新的“Grantsdale”芯片组来设计主板，供OEM和ODM厂商使用。 该开发工具包由英特尔公司提供，整合英特尔主板参考设计，集成CPU、芯片组以及其他主板元件，集成到Mentor公司的Expedition PCB设计工具。两家公司表示，该工具包将缩短主板OEM和ODM厂商的设计时间。 Mentor表示，带drop-in内核设计工具包的Expedition将紧跟英特尔公司的新款芯片组面世时间表，在2004年晚些时候推向市场。