PCB论坛网

 找回密码
 注册
查看: 4004|回复: 8

[疑难解惑] 如何建allegro封装库?

[复制链接]
发表于 2012-4-5 10:10:46 | 显示全部楼层 |阅读模式
大家好!我刚开始学allegro软件,我现在装的是16.2版,有关封装库的问题请教大家一下,谢谢!
1,如何建一个自己的新封装库?同时做的新封装怎么存进去?最后在画PCB时,又是如何调用这个库跟里面的封装?
2,ORCAD把原理图的元件存放到自己的封装库里,要怎么操作?
3,allegro如何把PCB里元件存放到自己的封装库里,要怎么操作?
4,allegro 16.2怎么导入PADS文件(asc),我导入时提示失败,是哪里出错了啊?
[img]file:///D:/Program%20Files/Tencent/QQ2010/Users/278411269/Image/l{2a$n2gl9[ot1lemfo[}u4.jpg[/img]
以上问题,请大家帮帮忙,谢谢大家了!

回复

使用道具 举报

发表于 2012-4-5 12:32:58 | 显示全部楼层
这样的问题,找一个系统的教程先学一下吧,慢慢来,心急吃不了热包子。

1. Allegro的封装库package symbol可以通过向导的方式或者直接手工方式创建,一般是dra和psm两个文件构成一个封装;封装中一般会调用焊盘(pad文件),需要先创建好(在Padstack编辑器中);其他还有可能调用的shape模型和flash模型都需要先创建;以上模型都是单独的文件,只需要将存放的目录添加到库路径下,Allegro就能调用;Allegro中要调用带有连接关系的封装,需要导入的网表中器件的封装属性(一般是PCB Footprint)值与封装文件(.psm文件)同名而且管脚数目和名称也一致。
2. Capture中的器件库文件后缀是olb,里面可以保存多个器件,Capture中会有Design Cache,可以将其中的一个个器件另存到自己新建的olb中。
3. Allegro可以通过Export -> Libraries导出设计文件(.brd文件)中包含的所有模型,包括封装、焊盘、形状、热焊盘等等。
4. 貌似论坛有pads导入教程的,自己找找看;另外,在对Allegro等行业软件进行处理时,不建议在带有中文、空格或特殊字符的文件夹下,有可能引起错误。
回复 支持 反对

使用道具 举报

发表于 2012-4-5 14:35:18 | 显示全部楼层
版主是高手哦
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-4-9 10:42:22 | 显示全部楼层
谢谢版主!高手啊
回复 支持 反对

使用道具 举报

发表于 2012-4-21 10:31:02 | 显示全部楼层
学习中,,,,
回复 支持 反对

使用道具 举报

发表于 2012-4-21 00:28:47 | 显示全部楼层
不错哦,支持,多发点有关PAD的封装最好i
回复 支持 反对

使用道具 举报

发表于 2013-9-13 16:48:10 | 显示全部楼层
学习,顶一个            
回复 支持 反对

使用道具 举报

发表于 2013-10-14 11:06:07 | 显示全部楼层
有些帮助, 谢谢。
另外:我的orcad capture cis 中建好自己的schematic文件后,进行DRC检查时,报告如下,看不懂啊、、、急求助:!!!!!!!!!!!!!!!!!!!!!!!!

--------------------------------------------------
Checking Schematic: SCHEMATIC1
--------------------------------------------------
Checking Electrical Rules

Checking For Single Node Nets

Checking For Unconnected Bus Nets

Checking Off-Page Connections

Checking Pin to Port Connections

Reporting Off-Grid Objects

Reporting Ports

Reporting Off-Page Connections
    CS_AOUT_RN
    CS_AIN_RN
    CS_AOUT_RP
    CS_AIN_RP
    CS_AOUT_LN
    CS_AIN_LN
    CS_AOUT_LP
    CS_AIN_LP
    DSP_CLKIN
    CS4272_RESET

Reporting Globals
    VCC5V
    VCC12VN
    VCC12VP
    GND
    VCC1V2
    VCC3V3

Checking Misleading Tap connection

Check Bus width mismatch
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-6-11 08:56 , Processed in 0.147504 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表