在晶振两脚之间走线，会不会有什么影响？

linlinZRH · 发表于 2013-7-8 08:18:20

CPU是STM32F103，在晶振两脚之间走了一些线，这对电路性能会有影响吗？影响多大？可以忽略吗？

wanghanq · 发表于 2013-7-8 08:54:43

通常不建议走线，本身这块的接地也要略讲究些。你的板密度高到非要这里走线？请最好附图说明...
影响的大小有时表面上看不到，这和外部环境有关系(通常只能说可能存在某种不文档隐患)，
除非你有实力和经历去模拟各种可能的测试环境和测试仪器强要来验证...

这和静电对器件的损伤有相似点，器件已被静电损伤，但不一定当时就能体现，危害在后期或某种特定条件下才会体现出来

GIRAFFE · 发表于 2013-7-8 09:56:00

应该没有问题的

阳光的味道3121 · 发表于 2013-7-8 10:09:03

一般情况下还是不建议这样走线的。

Jeny-Xu · 发表于 2013-7-10 22:39:26

晶振面那一层不要走，如果板子真的比较密，那尽量走远离器件面的层

cai1116 · 发表于 2013-7-11 10:52:37

我也用的是STM32F103，在没办法避免时，我是这么干的，见下图

凝心99 · 发表于 2013-7-11 11:37:37

当然是尽量避免下面有走线啊

wanghanq · 发表于 2013-7-11 23:01:23

不妨在网上搜索类似文档进行学习参考：

MSP430 32kHz 晶体振荡器
USB 芯片的电路及PCB 设计的重要注意事项

此类文档通过搜索引擎还是比较容易找到的...

yrxinxin · 发表于 2013-7-12 21:52:01

规则是禁止在晶振下走线，只能绕过，另外晶振的两条线尽量靠近单片机。

rixinele · 发表于 2013-7-12 22:20:48

设计中，原则是尽量避免走线，如果实在不行，走点也将就；
其实可以把晶体电路当做模拟电路来处理。

		自动登录	找回密码
密码			注册

在晶振两脚之间走线，会不会有什么影响？

评分

本帖子中包含更多资源

评分

本帖子中包含更多资源

浏览过的版块