到底应该怎样定义高速电路呢？

步行者

1　　通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
　　实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
2   当信号的上升/下降沿时间< 3~6倍信号传输时间时,即认为是高速信号.
对于数字电路，关键是看信号的边沿陡峭程度，即信号的上升、下降时间，
按照一本非常经典的书《High Speed Digtal Design>的理论,信号从10%上升到90%的时间小于6倍导线延时,就是高速信号!
------即!即使8KHz的方波信号,只要边沿足够陡峭,一样是高速信号,在布线时需要使用传输线路论

迷惑ING