这个方法可行的,我的步骤如下: 1:allegro->export->library->device files 2:allegro->export->netlist 3:删除netlist中除了$package段中的所有东西,但要保留$end 4:allegro->import-logic 选用第三方网表,supersede all logical data, 和allow etch removal during ECO 要选上,网表倒入,会自动删除信号线 5:如上步骤电源线网不能删除,在allegro->logic->net logic中删除 BTW 一定要给他brd file 吗?他也有allegro?[em03]
使用道具 举报
以下是引用佛跳墙在2003-12-3 11:31:08的发言: [quote] 这个方法可行的,我的步骤如下: 1:allegro->export->library->device files 2:allegro->export->netlist 3:删除netlist中除了$package段中的所有东西,但要保留$end 4:allegro->import-logic 选用第三方网表,supersede all logical data, 和allow etch removal during ECO 要选上,网表倒入,会自动删除信号线 5:如上步骤电源线网不能删除,在allegro->logic->net logic中删除 BTW 一定要给他brd file 吗?他也有allegro?[em03]
以下是引用alex1202在2003-12-3 12:40:54的发言: 难道你出GERBER的时候没有出PLACEMENT文件吗? 也许你可以这样做,先出一个PLACEMENT文件,然后在一块新板上输入这个PLACEMENT文件,不过这样的话,要求新板必须是CROSS0-SETTION,还有大小之类的要与原来的板子相同. 还有一个方法就是在可以在SQ里把所有的网络全删除. 或者就跟BERAHU说的一样,传空的NETS,然后再手工删除电源地网络.
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )
GMT+8, 2025-5-16 09:26 , Processed in 0.113781 second(s), 14 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.