PCB论坛网

 找回密码
 注册
收藏本版 (25) |订阅

Allegro 今日: 0|主题: 16185|排名: 33 

推荐主题

1234567
返 回 发新帖
作者 回复/查看 最后发表
[疑难解惑] pad shape加入不了,求帮助! 新人帖 attach_img 小子new 2014-7-21 0749 小子new 2014-7-21 09:50
[疑难解惑] PCB布局中,如何隐藏元件的尺寸信息 新人帖 attach_img suixinwei 2014-7-28 0866 suixinwei 2014-7-28 15:41
[疑难解惑] Cadence 元件库 好多相似的元件啊 JOEHSUEH_513 2014-8-3 0854 JOEHSUEH_513 2014-8-3 15:16
[疑难解惑] allegro&pads 解答 xfcy 2014-9-4 0766 xfcy 2014-9-4 09:40
[疑难解惑] 同一个元器件不能同时接GNDA(模拟地)和GNDB(数字地) attach_img yuquan08 2014-9-23 0836 yuquan08 2014-9-23 09:35
[疑难解惑] allegro中design compare功能 新人帖 伟大的阿Q 2014-10-13 0874 伟大的阿Q 2014-10-13 18:51
[疑难解惑] 请问谁有DDR3布线相关规范,allegro版? owencai 2014-11-18 0856 owencai 2014-11-18 08:38
[疑难解惑] outline尺寸标注求解 boltao 2014-12-13 0743 boltao 2014-12-13 19:47
[疑难解惑] 请教:关于阻抗计算模型的问题 qenjoynel 2015-3-12 0609 qenjoynel 2015-3-12 17:16
[疑难解惑] Allegro 16.6怎么设置不了宽和高 新人帖 attach_img m456789 2015-3-30 0690 m456789 2015-3-30 22:41
[疑难解惑] ALLEGRO PCB上添加LOGO图片(WIN7) 新人帖 Lawee 2015-4-8 0706 Lawee 2015-4-8 23:23
[疑难解惑] HDL生成PCB的时候报错 新人帖 abcghwabc 2015-8-18 0624 abcghwabc 2015-8-18 23:02
[疑难解惑] altium 原理图与allegro layout怎么交互 exp_exp 2015-8-29 0656 exp_exp 2015-8-29 14:54
[疑难解惑] allegro16.6 nc drill问题 lhycmyy_hawk 2015-10-17 0858 lhycmyy_hawk 2015-10-17 09:55
[疑难解惑] 解惑初学allegro. xfcy 2016-1-11 0776 xfcy 2016-1-11 10:35
[疑难解惑] Cadence 安装过程中报VISUAL C++ 2005 各种问题已无奈求助各位大神 attach_img fengsu007 2016-5-6 0582 fengsu007 2016-5-6 22:15
[疑难解惑] Cadence层次式原理图,怎样在Annotate时像AD一样加后缀 新人帖 songyang0078 2016-8-29 0657 songyang0078 2016-8-29 12:10
[疑难解惑] Allegro 尺寸标注在Place bound top->display_top下 新人帖 attach_img 3304978733 2016-9-7 0586 3304978733 2016-9-7 10:56
[疑难解惑] allegro设置快捷键后不能使用? 新人帖 hmf1235789 2016-11-10 0588 hmf1235789 2016-11-10 10:02
[疑难解惑] 如何处理实际布线中的一些理论冲突的问题 kdpcb 2016-11-14 0496 kdpcb 2016-11-14 17:42
[疑难解惑] Change line to cline mentorkk 2016-12-4 0460 mentorkk 2016-12-4 07:21
[疑难解惑] PADS点击PCB文件,老是弹出说路径找不到,如图所示 新人帖 attach_img herry123 2016-12-8 0476 herry123 2016-12-8 10:02
[疑难解惑] 关于约束管理设计name中的路径问题 新人帖 attach_img qqzhouhangqi 2017-1-8 0595 qqzhouhangqi 2017-1-8 18:31
[疑难解惑] 询问一下关于ddr2布线的问题,侧重原理设计 sglhero 2017-2-16 0613 sglhero 2017-2-16 17:28
[疑难解惑] orcadPSpice中TF分析是用的什么原理算出来的结果 attach_img zhanghuafeng 2019-7-17 0656 zhanghuafeng 2019-7-17 11:03
[疑难解惑] 有谁有Allegro PCB16.6约束规则内容的详细解释 zhanghuafeng 2019-7-30 0917 zhanghuafeng 2019-7-30 18:06
下一页 »
1234567
返 回 发新帖

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-18 06:56 , Processed in 0.112104 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块