PCB论坛网

 找回密码
 注册
查看: 1271|回复: 9

[原创]阻抗不匹配导致多次反射的典型例子

[复制链接]
头像被屏蔽
发表于 2003-1-2 17:51:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

 楼主| 发表于 2003-1-2 18:20:00 | 显示全部楼层
不知道我分析造成DRAM exit auto-refresh mode的原因是由反射造成的对不对?
回复 支持 反对

使用道具 举报

发表于 2003-1-2 19:40:00 | 显示全部楼层
不可能是反射。
1)如果是因为反射原因,那么信号反射3-7次,波形就可达到平衡。根本不用一秒钟(算算可有多少个来回了)。
2)如果是反射,串接电阻一般为0-60 欧,不会是1K。因为一般PCB阻抗为60欧。
3)如果怀疑反射,调节终端上拉电组试试。你们一般是33,试试56欧。

具体原因我不知道,总之不是反射。
回复 支持 反对

使用道具 举报

发表于 2003-1-2 21:52:00 | 显示全部楼层
同意davidfu的看法,不象是反射,你的1K串联在什么地方,我怀疑是阻抗设计不太合理,造成的分压使低电平过高
回复 支持 反对

使用道具 举报

发表于 2003-1-3 10:14:00 | 显示全部楼层
这是什么信号?
上升时间多少?
示波器系统带宽?
正常信号波形应该什么样子?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-3 10:51:00 | 显示全部楼层
以下是引用davidfu_2002在2003-1-2 19:40:30的发言:
不可能是反射。
1)如果是因为反射原因,那么信号反射3-7次,波形就可达到平衡。根本不用一秒钟(算算可有多少个来回了)。
2)如果是反射,串接电阻一般为0-60 欧,不会是1K。因为一般PCB阻抗为60欧。
3)如果怀疑反射,调节终端上拉电组试试。你们一般是33,试试56欧。

具体原因我不知道,总之不是反射。





1) 我想你是对的,因为仔细想一想这种情形不可能是反射造成的!
2)更正:解决方案加的电阻是一颗1K的下拉电阻,查过资料以后,发现是因为北桥对CKE信号作了pull high的动作。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-3 10:55:00 | 显示全部楼层
以下是引用tonny在2003-1-3 10:14:46的发言:
这是什么信号?
上升时间多少?
示波器系统带宽?
正常信号波形应该什么样子?


CKE=Dynamic Clock Enable
(CKE) control for SDRAM power reduction in high speed systems

示波器的系统带宽是10G

正常波形如第二附图所示。
回复 支持 反对

使用道具 举报

发表于 2003-1-4 10:29:00 | 显示全部楼层
你的意思是说在P4X266设计时CKE应在DDR槽前增加1K下拉电阻?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-6 09:24:00 | 显示全部楼层
是的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-9 11:09:00 | 显示全部楼层
怎么图片看不见了?
难道又修改路径了?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-16 14:29 , Processed in 0.149620 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表