原理图生成网络表时出错，求帮助！

luyisa · 发表于 2006-6-28 13:18:00

请问各位大侠，我的原理图“design rules check"已经通过了，但就是生成不了网络表？提示的信息如图所示。但到底是哪里出错了呢？
[em06]

myedacn · 发表于 2006-6-28 13:22:00

可能是中文路径的原因

luyisa · 发表于 2006-6-28 15:35:00

不是这个原因，改成英文路径后，问题依旧出现！

[em06]

rebecca259 · 发表于 2006-6-28 16:55:00

看不清楚你传的图啊

luyisa · 发表于 2006-6-30 16:31:00

Spawning... "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "E:\图纸\cadence图纸\8831\模拟板.dsn" -n "E:\图纸\CADENCE图纸\8831\ALLEGRO" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
#1 Aborting Netlisting... Please correct the above errors and retry.

stone_1979 · 发表于 2009-5-2 11:28:00

我也存在一样的问题没有解决

294821050yw · 发表于 2009-5-2 11:44:00

CADENCE不支持中文，

		自动登录	找回密码
密码			注册

原理图生成网络表时出错，求帮助！

本帖子中包含更多资源

报如下的错误，请指点！