PCB论坛网

 找回密码
 注册
楼主: cmos

普通的双向iopad,点18工艺

[复制链接]
发表于 2003-1-13 17:38:00 | 显示全部楼层
以下是引用cmos在2003-1-13 16:37:06的发言:
我们通常在做板级仿真是会先索取spice和ibis模型,其实加密的spice,或者ibis就是体现这部分的特性,然后封装会被简化成相应的R L C,这样大家应该知道这是干什么吧。
这是涉及知识产权,所以厂家有时甚至不愿提供加密的spice模型,就别提能看到真正的版图了


这里的“板极仿真”是指完成了LAYOUT参数提取之后的电路原理分析还是单纯的LAYOUT SI测试?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-13 17:50:00 | 显示全部楼层
应该是在做pcb layout以前做的仿真,然后给出pcb layout的相应的约束
回复 支持 反对

使用道具 举报

发表于 2003-1-13 20:27:00 | 显示全部楼层
gao!!
回复 支持 反对

使用道具 举报

发表于 2003-1-13 21:59:00 | 显示全部楼层
cmos老兄能否讲讲PCB与IC在布局布线上的区别。
比如PCB设计时首先要Place Footprint,那么IC版图设计具体又是怎样的过程呢?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-14 11:16:00 | 显示全部楼层
说来话长呀。
如果仅就pcb和ic区别而言:
pcb一般是以器件做布局,比如芯片、电阻电容等,而连线是连接相应的管脚。
而ic,就全定制而言,所有的电阻、电容、还有与非门、nmos管等等全部是作为layout的一部分,比如同样的器件比如buffer,都可能有不同的画法,所以ic的layout看起来往往很规整。
此外,原理图设计也不得不考虑layout的寄生效应,不同的layout画法有时常常会导致项目的失败。
一般的芯片layout如果是自动布局布线,可能会用到6层金属线,而人工布线一般不会超过3层,但是必须理解一些一些工艺常识,这是必须的,因为它的layout不仅要连线,而且要layout单元器件,那么单元器件的性能就是由你的layout来保证的
不过,芯片layout没有飞线,所有的线可能都是没有node name的,可能这是一点不同




[此贴子已经被作者于2003-1-14 11:22:41编辑过]
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-14 11:53:00 | 显示全部楼层
推荐3本书
http://cmosedu.com/
回复 支持 反对

使用道具 举报

发表于 2003-1-14 13:09:00 | 显示全部楼层
以下是引用cmos在2003-1-14 11:53:17的发言:
推荐3本书
http://cmosedu.com/


多谢了!
不过从这个网址下载起来很麻烦,老兄有没现成的上传啊?
回复 支持 反对

使用道具 举报

发表于 2003-1-14 13:13:00 | 显示全部楼层
另:目前的ASIC(全定制)制造工艺出CMOS外还有几种?而工艺种类的差别给前端原理设计带来那些影响能否讲讲呢?再次感谢!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-1-14 13:45:00 | 显示全部楼层
除了cmos还有双级、ttl电路等等,当然工艺种类的差别,使整个design,从原理图设计到layout都变化很大,cmos工艺应该是比较的普遍的一种,还真讲不清楚具体怎么的差别,不过实在也是很大的一块蛋糕,自己若能吃透一小块就已经很不错了。
推荐的书,其实网上是没有下载的,第二本,有从亚马逊买的书,现在在扫描,如果真有需要的,过两周可以上传。推荐的网站有,做全定制设计所必须的仿真库和layout库及一些相关的rulefile和习题等。
其实除非自己真的有很大决心去介入全定制设计,包括补充基础知识,否则靠泛泛的浏览还真是不得其解的。
回复 支持 反对

使用道具 举报

发表于 2003-1-14 14:37:00 | 显示全部楼层
高人,看不明白
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-4 16:52 , Processed in 0.110018 second(s), 14 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表