PCB论坛网

 找回密码
 注册
查看: 1339|回复: 6

SI这个塘很深

[复制链接]
头像被屏蔽
发表于 2002-5-4 09:05:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

发表于 2002-11-13 10:11:00 | 显示全部楼层
SI是理论与实际紧紧结合在一起的工作。在做EMI Debug的时候,你会觉得经验比什么都重要。
回复 支持 反对

使用道具 举报

发表于 2002-11-13 10:41:00 | 显示全部楼层
以下是引用lshqmagic在2002-11-13 10:11:49的发言:
SI是理论与实际紧紧结合在一起的工作。在做EMI Debug的时候,你会觉得经验比什么都重要。...
不好意思,请问你指的是哪些经验?能多讲一些你在做SI时的体会吗?我对这些很有兴趣。
回复 支持 反对

使用道具 举报

发表于 2002-11-13 17:36:00 | 显示全部楼层
经验要慢慢的来,不过大家在工作中如果遇到什么困难或有什么所获,应该拿出来大家一起解决、分享
回复 支持 反对

使用道具 举报

发表于 2002-11-13 17:50:00 | 显示全部楼层
hi,XIONGXIN.很高兴你与交流一下。
下面是我做SI的n心得:好信号应该---
1. No ringing at the transition
2. Slow slew rate within the spec. and clean edge
3. All the signals should be low or high and with good margin in any condition: power
on before reset, during reset, running. Floating is not acceptable. Floating will
provide extra power consumption, stability issue.
4. No undershoot & overshoot
5. good setup & hold time
6. low X-talk
7. low GND & VCC bounce
其实,做SI时,有许多东西要靠积累的经验来解决问题。下面是我在一次实作中遇到的问题。我对clock信号的源端加入了一个20欧的电阻来作匹配,但是发现波形的过冲还是不能很好的减弱。后来我将电阻换成了51欧。波形的过冲已经几乎没有了(但波形有点象正弦波了)。但是后来发现它与数据的时序已经有点接近临界值的边缘了(难怪有时会出现丢包的现象。注:我做的是通讯设备)。后来,我将那个电阻换成了33欧的,数据丢包的现象解决了,虽然波形中还存在较弱的过冲与振铃。但这是可以接受的。。。。。。。。。。
SI这个东西,真的说起来容易,做起来费劲。正如你所说,SI这个塘很深,有道理呀。希望我们以后多多交流,共同进步。在此我们也得多多感谢阿鸣版主为我们提供了这么好的论谈园地。
回复 支持 反对

使用道具 举报

发表于 2002-11-13 18:03:00 | 显示全部楼层
对EMI这个东西,就更是一言难尽。有空多多交流吧!
回复 支持 反对

使用道具 举报

发表于 2002-11-14 08:36:00 | 显示全部楼层
谢谢lshqmagic !你的心得对我很有启发。希望以后能多发一些这样的贴子,对我这样的SI新手会有很大帮助的。再次感谢!!!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-2 22:14 , Processed in 0.234582 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表