本人用Capture CIS画完原理图并生成网络表(这部分DRC没有错误报告),把网络表导入PADS后发现有部分原件的网络丢失啦(Capture CIS里的原件都是有网络的)!仔细检查后发现掉网络的都是有极性的原件像二极管,极性电容等,我怀疑是原件封装有问题,是不是管脚命名有问题呀?不知道有没有高人帮小弟解决下这个问题?
谢谢
使用道具 举报
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )
GMT+8, 2024-5-26 20:02 , Processed in 0.132638 second(s), 19 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.