【请教】DDR2芯片布线时，数据组有没有最小长度要求？

nolie

一个lane包括8根数据线，1对DQS和1根DM。这一个lane内的长度误差有要求。那么，具体到系统中，对于一个lane的线长有没有最小要求？

颗粒

Design_sophia

如果你的系统只有单个LANE(这基本是不可能的)就没有要求,同时对于源同步时序的总线理论上上是没有长度限制的,但是考虑一些外部因素的影响,以及DQS和CLK之间的时序关系,还是要控制的,不能长短差别太多

fpfboy

要评估 Tsu 和 Th 。