PCB论坛网

 找回密码
 注册
查看: 2560|回复: 14

SigXplorer中两种Buffer Delays 模式详解

[复制链接]
发表于 2008-3-14 08:25:00 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

x
回复

使用道具 举报

发表于 2008-3-14 09:04:00 | 显示全部楼层
先顶后下!谢谢!
回复 支持 反对

使用道具 举报

发表于 2008-3-17 11:33:00 | 显示全部楼层

 

看看
[此贴子已经被作者于2008-3-17 11:56:55编辑过]
回复 支持 反对

使用道具 举报

发表于 2008-4-8 06:43:00 | 显示全部楼层
谢谢了
回复 支持 反对

使用道具 举报

发表于 2008-4-10 14:03:00 | 显示全部楼层
挺不错的
回复 支持 反对

使用道具 举报

发表于 2008-4-10 19:29:00 | 显示全部楼层
学习
回复 支持 反对

使用道具 举报

发表于 2008-4-14 20:06:00 | 显示全部楼层
bucuo
回复 支持 反对

使用道具 举报

发表于 2008-4-27 00:35:00 | 显示全部楼层
[em01][em01]
回复 支持 反对

使用道具 举报

发表于 2008-5-26 15:24:00 | 显示全部楼层

更正一下,楼主发的这篇文章我看过了,他用的不对,他的from library这种模式,在模型里面,他没有把的buffer delay值给测算出来。所以可以看到他的测试结果中没有包含buffer delay这个值,所以差别很大,理论上,两种模式结果应该是一样的,如果标准测试负载是一样的话。

回复 支持 反对

使用道具 举报

发表于 2008-5-26 15:27:00 | 显示全部楼层
我最近做了一下比较,两种模式下,标准测试负载一样,结果只有settle delay值有很小的差别,没弄明白咋回事情,问了cadence的技术支持,还没答复。理论上应该都是一摸一样的值
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-3 00:37 , Processed in 0.134240 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表