[讨论]CR5000中CHIP 之间设置间距问题

evatan

        今天在看DFM标准，联想到了如果CR5000中如果能在DESIGN RULE 中设置各种CHIP 或者 IC之间的距离，这样一开DRC就可以避免很多违背DFM标准的CHIP PLACE了，工作量就节省了很多了。

但是DESIGN RULE里面好像涉及CHIP间距的就是SMD PIN与SMD PIN之间的CLEARANCE。不能实现各种CHIP 或者 IC之间的距离有不一样。

也就是标准如下的情况下

1608与1608之间间距最小为0.5MM

1005与1005之间间距最小为0.4MM

CR5000不能做DRC设定，最多只能设定SMD PIN 与SMD PIN的间距

不知道其它画图软件是如何设定了

riverpeak

module>board design rule editor>placement>componenet area-componenet area

evatan

版主，在module>board design rule editor>placement>componenet area-componenet area这个只能做简单的元器件之间最小距离设定，

查了原版的说明手册中说可以在module>board design rule editor>placement>Comp.DrcGroup clearance这个功能进入设定详细的参数，

但是我点击的时候显示No"component DRC Group" defined in neither package nor Footprint library

是我的Library 没有设置吗？我没有权限进入Library进行操作，所以不知道如何是好