设为首页收藏PCB论坛

PCB论坛网»论坛 › PCB设计软件应用交流 › Pads › 请问在logic中怎么检查连接性错误？

发新帖

查看: 555|回复: 0

请问在logic中怎么检查连接性错误？

发表于 2009-9-18 12:47:00 | 显示全部楼层 |阅读模式

请问在logic中怎么检查连接性错误？之前没用过logic，请知道的朋友说说。感激不禁！

回复

使用道具举报

发新帖

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-2 07:21 , Processed in 0.143955 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表