使用了MULTI CHANNEL设计(同一张原理图生成多个相同的模块),原理图中又包含了子图,设计中用到了总线,如FLASH_DATA[7..0],编译里提示
Dulplicate Net Names Bus Slice FLASH_DATA[7..0]
难住了,向大侠们求救!!!!!!!
使用道具 举报
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )
GMT+8, 2024-6-15 02:02 , Processed in 0.129565 second(s), 19 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.