- 积分
- 4729
- 兑换点
- 点
- 声望度
-
- 金钱
- 元
- 银行存款
- 元
- 贡献度
-
- 精华
|
楼主 |
发表于 2003-5-5 00:56:00
|
显示全部楼层
五、电气规则检查
当一块线路板已经设计好,我们要检查布线是否有错误,Protel99提供了很好的检查工具"DRC" 自动规则检查。只要运行"Tools"下的"Design Rlue Check",计算机会自动将检 查结果列出来。
六、信号完整性分析
当PCB设计变得更复杂,具有更高的时钟速度、更高的器件开关速度以及高密度,在设计 加工前进行信号的完整性分析变得更尤为重要。 Protel99包含一个高级的信号完整性仿真器,它能分析PCB设计和检查设计参数的功能, 测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的 )有问题,可以从PCB运行一个反射或串扰分析,以确切地查看其情况。 信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息,做为仿 真的输入。它是基于快速的反射和串扰模拟器,采用经工业证实的算法,产生非常精确 的仿真。
设置信号完整性设计规则:打开"LCD Controller.ddb"设计数据库,在"Design Explorer 99\Examples"目录下,通 过左侧的导航树,打开"LCD Controller.pcb"文件。设置信号完整性设计规则,测试的 描述。必须包含层堆栈规则。在"Tools"下选择"references"对话框中的"Signal Inte grity"选项,在这个对话框中,显示了所有元件的标号所代表的元件名称。例如" R"代 表"resistors",用"Add"增加,在"Component Type"对话框上,用"R"设置"Designator Prefix",在"Component Type"中设置为"Resistor",点击"OK"加入。重复上述操作设置" C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC;J-Connector;L-i nductor",当我们设置完成时,点取"OK"退出优选项对话框。
从菜单中选择"Design\Rules",然后按下设计规则对话框中的信号完整性钮。每个规则 包含了该规则测试的描述。
一旦配置了信号完整设计规则,从菜单中选择"Tools"下的"Design Rule Check",显示设计规则检查对话框。按对话框中央的信号完整性按钮,进行信号完整性设计规则检查 。
必须包含一个层堆栈规则才能执行信号完整性分析。包含电源网络设计规则,指定每个电源网络和电压。从"Rule Classes"中选"Overshoot Falling Edge"点击"Add",在谈出对话框中选择"Fiter Kind"设为"Whole Board",并且 改变右侧"Maximum(Volts)"为"0.5",点取"OK",存入这条规则。重复刚才的步骤,设置" Undershoot-Falling Edge",两个强制信号完整性规则"Layer Stack" "Supply Nets"已经设置。
运行设计规则检查"DRC",然后在"Report"中运行"Signal Integrity",找到网络名为"FR AMA1",选重这个网络,在"Edit"中选"Take Over"从菜单中加入网络,对它进行分析。在 "Simulation"的"Reflection"菜单下可以观看波形。我们选种哪一个器件,那个器件的 曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。 如果设计不包含电源层分析将仍然执行,但是结果不能认为是准确的。 信号完整性分析器不考虑多边形敷铜。DRC测试是从所有可能输出脚对每个网络最坏情况 仿真,最坏结果就是DRC结果。 执行串扰分析至少需要从网表上确定二个网。然后指定其中一个为侵略者,或受害人。 侵略者被加入激励脉冲,受害人为接收串扰。当已经指定侵略者或受害人网络时,按Cr osstalk按钮执行仿真,结果将显示在Protel波形分析器上。可以从波形上直接执行许多测量,仅仅击一下波形右边列表上的节点,从分析菜单中选 择一个选项。如果你发现波形与设计规则检查给定的结果不匹配(例如:DRC给1.2伏特的过冲,但是波 形有小的振铃),它被大概因为用于反射分析的输出节点不是DRC报告的最坏节点。 除了执行反射和串扰分析,还可以执行一个信号完整性效果的网络筛选,例如过冲、延迟、阻抗等等。网络筛选产生类似电子表格的结果表,可以快速查出有问题的网络。 执行网络筛选,要指定许多网络(如果需要可选全部),按Net Screening按钮。当筛选结 果出现,使用工具条上按钮控制所要显示的内容(阻抗、电压等等),按下列名按结果类 型显示。 |
|