在画层次图的时候，好几个子图有总线端口，我用总线把各个子图总线端口连接起来，生成PCB的时候发现有些子图的总线没有连接，项目编译时老提示总线网络重复定义，这是怎么回事啊？
使用道具 举报
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )
GMT+8, 2024-5-3 15:15 , Processed in 0.169642 second(s), 19 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.
发表于 2010-1-20 16:24:00