关于DDR2的阻抗问题

longhongbo0922

最近有用到DDR2的内存，看到了里面有一个阻抗要求。

ODT DC Electrical Characteristics (TC = 0°C to +85°C, VDD, VDDQ = 1.8V ± 0.1V)
Parameter                                                                        Symbol                 min.      typ.       max.   Unit      Note
Rtt effective impedance value for EMRS (A6, A2) = 0, 1; 75 Ω Rtt1 (eff)       60       75         90        Ω          1
Rtt effective impedance value for EMRS (A6, A2) = 1, 0; 150 Ω Rtt2 (eff)    120      150      180       Ω          1
Rtt effective impedance value for EMRS (A6, A2) = 1, 1; 50 Ω Rtt3 (eff)      40        50          60       Ω          1
Deviation of VM with respect to VDDQ/2 ΔVM −6 ⎯ +6 % 1
Note: 1. Test condition for Rtt measurements.
Measurement Definition for Rtt (eff)
Apply VIH (AC) and VIL (AC) to test pin separately, then measure current I(VIH(AC)) and I(VIL(AC)) respectively.
VIH(AC), and VDDQ values defined in SSTL_18.
( ( )) ( ( ))
( ) ( ) ( )
I VIH AC I VIL AC
Rtt eff VIH AC VIL AC
−
= −
Measurement Definition for ΔVM
Measure voltage (VM) at test pin (midpoint) with no load.
100 1 - 2 × ⎟⎠
⎞
⎜⎝
Δ = ⎛ ×
VDDQ
VM VM
OCD Default Characteristics (TC = 0°C to +85°C, VDD, VDDQ = 1.8V ± 0.1V)

 

 

这个里面的讲的那个阻抗是对全部的数据和地址线要求的阻抗还是对那个ODT管脚的引出线要求的阻抗呢

请高手解答

[em08][em06]

zjusheep

我的理解是这样的，你在ODT管脚上放多大的电阻（比如50殴），则你的数据线地址线的阻抗也得是多大（如50殴）。可以自已选择。

ODT是内建核心的终结电阻器。
ODT（on-dietermination，片内终结器）
我们知道使用DDRSDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。

zjusheep

更正一下，ODT是接0，1的，不是接电阻的。。我自已也正在摸索着用ddr3

zjusheep

我是用FPGA控制ODT管脚，即ODT脚与FPGA某些IO相连。这是个配置脚。可以配置终结电阻的阻值。

spy007868

复制下来！！！！！！！！！！！！我自己好好学习！！！！！！！！！！！！！！！！！！！

wjd520241

DDR3和DDR2的差异有一点就是DD3采用Dynamic ODT技术，即动态片内终结器；DDR在写数据时速率大，电流大，链路阻抗大，需要大一点的匹配电阻，其他操作要求的要小一点，DDR3允许系统作匹配电阻的选择，通过调整内部的MR寄存器即可；