SigXp 能一次仿真一组总线么？

chenyaw

我在CM 下建立了总线 DDR_A  也是点击 DDR_A 的Bus名进入的 仿真界面（SigXP），但是我发现仅有针对 A0 信号的拓扑结构。不能针对一组总线么？
问题2： 手动修改拓扑结构，和TLX的长度后，得到远端簇 拓扑模型，仿真完成后，这些参数还要手动到 REL Prop Delay 下面手动建立约束么？ 那我仿真仅仅是给这里提供参考，还是会自动建立这里的约束模型？这里我很困惑！
问题3： 每次更改拓扑结构后，关闭SigXP 再用同样方式进入后，原来更改的东西全部丢掉了，如何将其保留，同步，书上讲的方法，菜单我找不到。

doltbird

回复 1# chenyaw

我在CM 下建立了总线 DDR_A  也是点击 DDR_A 的Bus名进入的 仿真界面（SigXP），但是我发现仅有针对 A0 信号的拓扑结构。不能针对一组总线么？
回答：在CM下建立了总线之后，对于总线进行逻辑结构抽取，虽然在SigXP里面看到的是A0的拓扑结构，但是接下来你对A0所做的所有设计改动都会自动更新到总线中的每个网络上。从这个意义上讲，SigXP是对总线进行的分析。只是不可能在SigXP中显示所有总线内容。

问题2： 手动修改拓扑结构，和TLX的长度后，得到远端簇 拓扑模型，仿真完成后，这些参数还要手动到 REL Prop Delay 下面手动建立约束么？ 那我仿真仅仅是给这里提供参考，还是会自动建立这里的约束模型？这里我很困惑！
回答：在SigXP中，经过仿真分析后得到的所有设计参数都要通过手动的方式定义相关约束。这个不用困惑，没有哪个仿真软件能够从仿真结果中自动生成你所想要的约束定义。

问题3： 每次更改拓扑结构后，关闭SigXP 再用同样方式进入后，原来更改的东西全部丢掉了，如何将其保留，同步，书上讲的方法，菜单我找不到。
回答：我不清楚你所讲的“关闭SigXP 再用同样方式进入后”是怎样的过程。但是如果你对某个网络进行了拓扑和约束的定义，执行了CM的Update过程后，当你再次抽取这个网络，一定会保留你上次所做的工作结果，这个肯定没有问题。如何保留，就是要执行CM的Update过程。然后一定要看Update的结果，如果没有错，那么同步是由软件保证的。如果有错的话，那你下次打开，肯定就不是上次的结果了。

chenyaw

回复  chenyaw

我在CM 下建立了总线 DDR_A  也是点击 DDR_A 的Bus名进入的 仿真界面（SigXP），但是我发 ...
doltbird 发表于 2010-7-29 11:45

    问题 3 进入Sig XP  是在CM下，通过点DDR_A Bus名称进入，如问题二所讲，我在 SigXP更该了拓扑结构，仿真得到满意结果后，在Sig XP下设置约束条件，反更新到CM（这一步是在 SigXP下操作，还是在 CM下，我在SigXP下找到菜单Edit 〉 Tranform For CM ）这个功能是从 CM 更新拓扑结构到 SigXP，我真的不知道怎么在 Sig XP下修改约束，更新到 CM

















关于仿真和约束的关系，我以为仿真后会能自动生成约束，和拓扑，这点是我理解问题，认为软件能做到这么高的智能。

doltbird

回复 4# chenyaw


    你图中所示的功能不是更新CM中的约束。正确的做法是：“File－>Update Constrain Manager”

chenyaw

OK  找到,原因是我没有选择GXL组件, 应该通过 PCB Si GXL 调用才会有这个菜单,晕!!!

jpyang

有doltbird这样热心的工程师，是我等初学者的福音啊