DDR数据总线时序仿真分析若干疑问

si-新人

doltbird版主，您好！非常有幸买了您的书，对于刚从事高速电路设计的我，帮助是巨大的，特别是第六章的设计实例，使我受益匪浅，谢谢！
同时，对于书中的P198-P205，即DDR数据总线时序仿真分析部分有两个疑问，如下。恳请您指点。
1.在接收端建立时间，保持时间测量时，为何在Custom自定义测量时，其阀值电压为1.25V,而手动测量时，却以高电平1.560V作为测量参考点？当实际负载测试负载不一致时，两种测量方法会不会有一定的误差？
2.设置DQS信号激励时，offset参数设置为1.875ns,是理解为DQS信号时钟触发相对DQ信号延迟1.875ns，可以理解为DQS，DQ两者的Buffer Delay到达Vmeas的时间差为1.875ns吗?即该参数等价于Tvb_min?
再次感谢您！

doltbird

回复 1# si-新人

首先，我要感谢你！能看到你认真读我写的书并且提出具体的问题，也是我最大的荣幸。
问题1：对于DDR的参考电压，实际上应该是1.25V，这个是由DDR的内部电路所决定的。在书中，我使用了1.56V做为手动测量的标准，仅仅是因为需要给标尺找个基准点而已。而且从波形来看，由于信号在上升沿/下降沿都具有很好的线性，因此即使以1.25V做为测量基准，测量结果也是一样的（或者说没有很大的误差）。

问题2：我没太看懂问题中后半部的描述，所以，我的回答是针对DQ和DQS之间的延时。1.875ns是DQS信号相对于DQ信号发出的延时，这个也是规范中定义的。明确了这个就可以了。

si-新人

非常感谢您于百忙中还这么及时的为我解答问题，谢谢！
对于问题1，我明白了，呵。
对于问题2，我想扩展下，对于其它源同步的时钟信号，如果驱动端IC的Tvb已知，那进行时序仿真时，是否可以直接把offset值设为Tvb，然后再测量建立时间？
您这种时序仿真方法比其它一些列表计算方法方便很多，所以，就向您请教下它的扩展情况。

Dandy_15

问题1，误差是肯定有，不过可以用测量出误差的多少及出误差的原因。
主要是TCO这个参数的延时分两总要，一部分逻辑电路部分的延时，是因定值，一部分是来自buffer delay的值，且buffer delay的延时与负载有关。这样问题就来了，如果是有手动测量，因负载不同（与IBIS模型的中参数），就会有不同的测量值，如果是让软件自己测量，值就是一样的。所以，了解其中的原因就知道是怎么回事。可以测出因负载不同而引起的buffer delay不同，再把差值算一下，就知道是什么关系。
要想弄明白，还是自己仿真一下吧！

si-新人

嗯，我试下，多谢Dandy_15，呵