PCB论坛网

 找回密码
 注册
楼主: rocrey

简单手机layout方案演示及过程,强力推荐

    [复制链接]
 楼主| 发表于 2010-11-25 17:16:11 | 显示全部楼层
Layout: VBAT处理
        星型走线:不同的分支到PA,到BBchip ,到Audio PA等;
        滤波电容靠近芯片Pin摆放,电源走线先走到滤波电容,再走到芯片Pin脚
        针对不同电源在电源层进行了分割,走线就近回流通路
        根据流经的电流大小来控制不同分支的宽度和打孔数量,Power 換層請多打via

        VBAT线需要避开其他线,特别是audio线;高频时钟信号、RF信号等易感信号、数据BUS
        BB内部的LDO分别给,digital, analog供电,相应的电源也要用不同分支来供电,中间串BEAD接到VBAT。
Layout:电池电路
        充电电路远离RF、Audio以及其它敏感电路
        充电电路元器件紧凑布局,以尽量缩短模拟信号的走线
        Vbat和VCHG上的Bypass电容靠近pin脚摆放
        考虑电流降额,充电电流流过的路径(比如VCHG/ISENSE/三极管集电极/三极管发射极/Vbat)用粗线走线(500mA至少20mil)
        散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上, 并且在发热单元周围表面铺地以散热.
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-25 17:16:27 | 显示全部楼层
Layout: audio处理
        Audio的线(特别是MIC的线)一定要同其他的线充分隔离,保证上下层都是比较完整的GND,整个用GND包起来;
        audio PA的输出功率较大,注意线宽;减少PA在最大发射功率时由电源引起的217HZ的音频噪音
        基带芯片音频部分电源AVDD36,AVDDVB,AVDDVBO,VBREF1的走线是否足够短、足够宽
        speaker的滤波电容靠近芯片、连接器和SPEAKER的地方分别放置
        保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰,具体做法是中间层走线,上下两层都是地平面,信号线两侧有伴随地,且信号线两侧打上足够多的接地孔。

        尽量避免其它信号(power,digital, analog,RF等)对与音频信号的干扰。禁止出现其它信号与音频信号平行走线,避免交叉。尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射的信号。如果无法避免,需要在该信号线上加27PF滤波。
        布线应避开Vbias,Vbias 受到干扰以后会引起上行噪音。
        滤波电路的输入输出级相互隔离,不能有耦合。
        注意Audio AGND布线,Audio AGND受到干扰以后会引起上行噪音。同时注意AGND是否影响到GND
        上行、下行音频电路和走线尽量与其它电路和走线隔离,特别需要注意避开数字和高频电路,避免由于音频电路受到干扰而引起上、下行白噪音。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-25 17:16:44 | 显示全部楼层
Layout: Bluetooth
        Bluetooth Antenna 擺在PCB四個角為最佳(圖23.1)

        Bluetooth Antenna 全層挖空(圖23.2)

        Bluetooth rule
§ Bypass cap close to power pin
§ Crystal L1 挖空
§ 訊号線與電源線上下層勿平行
§ 26MHz trace 需包地
§ Bluetooth 的RF-in/out 為50ohm trace 及差分信號
Layout:FM
        FM chip close to earphone jack
        RF signal pins 8/9 遠離高速的數位device或干擾源
        26MHz跟loop filter,兩者之間最好是分開一點並在中間打ground via。

Layout: ESD考虑
        让元器件离板边保持一定的距离,在板邊放至40mil 的粿銅(圖26.1)
        Trace 儘量勿曝露在Top/Bottom Side
         
        會曝露在外的CONN pin 腳放置Spark (圖26.2)
        利用TVS diode/ Chip/Varistor/ Bypass Capacitor/ Bead元件保護(圖26.3)
        全層ground area 以via 穿孔互連
        敏感线(reset,PBINT)走板内层和不要太靠近板边;
        ESD电路布线,走线先到ESD管脚(减小走线电感的影响),ESD接地线短粗,尽量直接到地平面。如下图:
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-25 17:17:03 | 显示全部楼层
Layout: EMC考虑
        尽量把高速信号线(13M时钟线等),电源线等易产生辐射和干扰的线走在板中间层,用地平面隔开和保护;对于音频、RST、RF-RAMP信号等敏感信号,容易被干扰而影响性能尽量用地隔开和保护;
        解耦电容必须尽量靠近相应的器件,走线先到电容,来保证解耦的有效性;RF、digital、audio电路之间注意隔离和保护;
        尽量把线走到板内层,把器件放在屏蔽罩内,避免不必要的辐射;
        FPC数据总线需要滤波(RC),以免影响天线口灵敏度(外置天线更明显,FPC离天线更近),电容尽量要靠近connector;FPC需要充分屏蔽。
        板边露铜,宽度约0.8~1mm
Layout: CLK信号考虑
        时钟信号线(CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK线等)尽量走在内层,要做到上下左右包地;
                                 
13M CLK OUT
        对这些信号的2-7的过孔要注意L层为地。
        敏感线(reset,PBINT)走板内层和必要太靠近板边
        时钟信号等周期性快速变化的信号尽量不要与其它信号线同层或隔层平行走线
        晶振类器件不要放置在板边,不要靠近接插件,晶振类器件下面尽量不要有走线
        时钟信号要充分隔离,防止耦合到其他线上(电源线或其他信号线),间接辐射,导致天线口灵敏度下降,甚至导致radiated spurious 测试fail。
Layout:  LCM、CAMERA、RTC、KEY、SIM结构等考虑
        给Camera供电的LDO是否就近Camera放置;
        Hall器件的位置是否恰当;
        为生产留足够的定位孔,并保证与器件间距没有干涉
        RTC电路远离RF、Audio以及其它敏感电路
        RTC电路元器件布局紧凑,尽量缩短晶体的走线
        晶体的垫整电容靠近pin脚摆放
        RTC电路的相关走线尽量在同一层,避免走内层和过孔
        RTC电路最好能环地,减少干扰
        SIM所有走线必须屏蔽RF干扰
        SIM卡各管脚接的sparkle不能被SIM卡压住,否则容易导致短路
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-25 17:17:21 | 显示全部楼层
自动布线
1.        在布线质量满足设计要求的情况下,可使用自动布线器以提高工作效率,在自动布线前应完成以下准备工作:
2.        自动布线控制文件(do file) ,为了更好地控制布线质量,一般在运行前要详细定义布线规则,这些规则可以在软件的图形界面内进行定义,但软件提供了更好的控制方法,即针对设计情况,写出自动布线控制文件(do file),软件在该文件控制下运行。
3.        尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层,并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。
4.        电源层和地层之间的EMC环境较差,应避免布置对干扰敏感的信号。
5.        有阻抗控制要求的网络应布置在阻抗控制层上。
6.        进行PCB设计时应该遵循的规则 (见课程“手机EMC和ESD培训”)
E  后仿真及设计优化(待补充)
F  工艺设计要求 (见课程“手机PCB的HDI工艺性及生产可测性培训”)
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-25 17:17:37 | 显示全部楼层
第三节:设计评审
        评审流程 设计完成后,根据需要可以由PCB设计者或产品硬件开发人员提出PCB设计质量的评审,其工作流程和评审方法参见《PCB设计评审规范》。
        自检项目
如果不需要组织评审组进行设计评审,可自行检查以下项目。
1. 检查高频、高速、时钟及其他脆弱信号线,是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区
2. 检查晶体、电源模块下面是否有信号线穿过,应尽量避免在其下穿线,特别是晶体下面应尽量铺设接地的铜皮。
3. 检查定位孔、定位件是否与结构图一致,ICT定位孔、SMT定位光标是否加上并符合工艺要求。
4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则,并且无丝印覆盖焊盘;检查丝印的版本号是否符合版本升级规范,并标识出。
5. 报告布线完成情况是否百分之百;是否有线头;是否有孤立的铜皮。
6. 检查电源、地的分割正确;单点共地已作处理;
7. 检查各层光绘选项正确,标注和光绘名正确;需拼板的只需钻孔层的图纸标注。
8. 输出光绘文件,用CAM350检查、确认光绘正确生成。
9. 按规定填写PCB设计(归档)自检表,连同设计文件一起提交给工艺设计人员进行工艺审查。
10. 对工艺审查中发现的问题,积极改进,确保单板的可加工性、可生产性和可测试性。
回复 支持 反对

使用道具 举报

lpyangyang2006 该用户已被删除
发表于 2010-11-25 23:55:38 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

lpyangyang2006 该用户已被删除
发表于 2010-11-25 23:56:31 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2010-11-26 09:56:26 | 显示全部楼层
呵呵,谢谢  rocrey
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-26 12:26:15 | 显示全部楼层
回复 19# skykaidong


    感谢老大评分~
积极努力 共同进步
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-4-20 11:07 , Processed in 0.124901 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表