关于阻抗匹配和等长的问题

aallon

邵老师：
      你好，你的书，我已经看完了，学到很多，自我感觉提升很多，但仍然有2个问题我始终没有搞清楚，我看过很多关于高速电路设计方面的书，但还是没有明白，这两个问题。
     1、在高速电路中，源端阻抗和末端阻抗，从哪里得到呢，或者是怎么测量得来的呢？有的人说从datasheet里面有，但我看了好几遍datasheet，还是没有从里面找到这些。
     2、在高速电路中怎么确定走线的长度和走线长度的范围，虽然这是很基础的知识，但我有些迷糊，很多书上都讲得有，我确没有看懂，我知道这与信号的上升沿或者下降沿有关，具体的，我不知道该怎么做，以前我一直做的是低速的，我高速对这方面很感兴趣，想往这方面发展，还望邵老师您能指点学生一下，我将感激不尽。
    谢谢！

doltbird

回复 1# aallon


     1、在高速电路中，源端阻抗和末端阻抗，从哪里得到呢，或者是怎么测量得来的呢？有的人说从datasheet里面有，但我看了好几遍datasheet，还是没有从里面找到这些。
(SP就目前的集成电路工艺来讲，可以说，所有的输入、输出器件的结构都是从CMOS电路演化而来，或者是CMOS的一种变体，所以要了解这些器件的输入和输出阻抗，首先需要知道CMOS的电路结构，这里就不详细讲了，上网搜一下，很多介绍。所以，从CMOS的结构来看，不论是NMOS还是PMOS，其阻抗特性都很相近，就是输入阻抗很大，约几M欧姆，而输出阻抗很小，约几欧姆到几十欧姆，这基本上成为经验值。
     2、在高速电路中怎么确定走线的长度和走线长度的范围，虽然这是很基础的知识，但我有些迷糊，很多书上都讲得有，我确没有看懂，我知道这与信号的上升沿或者下降沿有关，具体的，我不知道该怎么做，以前我一直做的是低速的，我高速对这方面很感兴趣，想往这方面发展，还望邵老师您能指点学生一下，我将感激不尽。
(SP这个问题问的确实有些不清楚。这里应该分成两个问题，首先信号的上升沿和下降沿时间，是构成信号质量的关键因素，也是信号本身的内因。其次信号所通过的传输线结构和长度对信号质量的影响也很重要，这个是对信号质量影响的外因。在处理信号完整性问题时，不能把这两个问题混为一谈。而通常我们说当信号线长度达到信号上升时间的六分之一的时候，就需要格外关注传输线对信号质量的影响，这个也是一个经验值。这个不是绝对的，对于高速信号，及时传输线长度没有达到六分之一的上升时间，也还需要关注其拓扑结构和端接问题。你现在如果对高速设计没有什么体会，建议先从最简单的现象入手，然后在考虑其他因素。先在仿真软件中，尝试一下对于同样的信号，传输线长度的不同对信号质量的影响。

aallon

谢谢，有些明白了。

yllnzb

谢谢，有些明白了。

spy007868

复制下来！！！！！！！！我自己好好学习！！！！！！！！！！！！！！！！！！！！！