DDR地址线仿真疑问

dzkcool

根据教材的DDR地址线的实例拓扑文件，

发现实例和教材中频率用的是133MHz，而地址线的频率不是应当只有时钟线的一半吗？还是说，这里的这个频率是设定时钟线的频率？


我使用菊花链拓扑仿真出来的波形比教材中用远端簇型的好很多啊，为何教材推荐用远端簇型呢？


其中绿色为菊花链拓扑波形。

另外，地址线、控制线与时钟线有时序关系吧，教材中对这点没有进行实例讲解。

doltbird

回复 1# dzkcool


   1  对于数据和时钟的频率关系，你的考虑是对的。
   2 怎么设计频率，你需要看一下Sigxp中，关于激励类型的描述，你可以设置几种不同的数据和时钟之间的同步类型。
   3 对于这个例子，实际上，信号质量不是重点，而是想高速大家做SI的思路和流程。所以，实例并不复杂。如果DDR芯片数量比较多，工作速率比较快的话，用DaisyChain结构，在各个负载上会出现明显的时差，这在高速DDR系统中是不允许的。尤其是对DDR2-667，DDR3-800以上的时候，再用这种结构几乎是不可能保证时序的。


   4 你太好学了，需要交学费了。

dzkcool

呵呵，谢谢邵老师的指点。
最近做DDR3时发现，拓扑对时序影响很大，本来我也是用常见的远端簇型，但是却无法工作到1066MHz，而用fly-by拓扑却能，搞的很郁闷。
时序计算这块的知识很欠缺，所以问题比较多，还请邵老师多多指教了，如果可能的话，希望邵老师在深圳也搞个这方面的培训，相信参加的人会不少。

doltbird

回复 4# dzkcool


    刚夸完你，你就犯错误！！！
    好好去看看DDR3的协议，DDR3就是要Flyby（DaisyChain）的拓扑结构！！！别的不行。

    近期有个在上海，深圳那边会稍晚些，大概在6月份，你帮忙组织一下吧，凑够十个我就去一趟。呵呵。

dzkcool

呵呵，是啊，开始的时候没注意DDR3的要求，所以就按以前的经验，认为远端星形更好，结果、、、
我调查一下看看有多少人参加，希望能得到邵老师指导。