- 积分
- 382
- 兑换点
- 点
- 声望度
-
- 金钱
- 元
- 银行存款
- 元
- 贡献度
-
- 精华
|
今天看到版主在其它贴里面提出这个问题:如果你是大侠,教教小辈,如果你是小辈,跟我一样,大家可以把自己的想法发出来,讨论讨论.
把问题直接贴出来,大家一起来讨论一下
http://shaopeng.pcbdata.com/viewthread.php?tid=227183&extra=page%3D2&page=1为什么AC-Couple电容要放在接收端?不放在发送端?
我是菜鸟,不是什么高速设计工程师!
在此也谈谈自己对于这个问题所想的!
要理解这个问题,一方面是信号本身,还有一方面是电容的物理特性
在高速信号中,10Gbps的,我不知道,但是我知道一点的是高速信号的编码是有自己的特点的,比如说8b/10b编码(DC-balance),每种编码应该是有一定的物理电气层特性的。好象发现8b/10b在高速环境下使用的比较多。这个AC-couple的电容对于特定的编码信号的传输肯定会产生影响。如果大家有兴趣可以了解一下DC-balance的信号特点,好象8b/10b是由5b转6b,3b/4b转换再加组合而成(我不知道怎么去解释8b/10b)的真值表的特点。哎,没有找到有关DC-balance的介绍的文章,要不然大家又可以多了解一点东西,自己也可以再温习一下了,以前看的东西,忘的也差不多了,只留有一点点的基本印象了.http://en.wikipedia.org/wiki/8B/10B
中有提到的
如果是非DC-balance的编码传输的时候,大家可以想象一下,这样信号通过Ac-coupled capacitor电容会造成base-line漂移.我记得在一篇TI的文章中有说到这一点
我查查资料哈(SCAA059C.pdf)
我把原文中的话给拿出来
The capacitor in Figure 1 removes the dc component of the signal (common-mode voltage), while the ac component (voltage swing) is passed on. The resistor to Vterm in Figure 1 represents the biasing structure used to set the common-mode voltage on the receiver side of the ac-coupling capacitor. Throughout this
document the capacitor value is 10nF and the biasing structure is either part of the internal biasing of the receiver or an external resistor pull-up and/or pull-down network.
In high-speed applications, ac-coupling is only recommended for dc-balanced signals. AC coupling generates base-line wander in high-speed serial data transmission which is non-dc balanced. Examples of dc-balanced signals are 50% duty cycle clocks, Manchester-coded data, and ANSI fiber channel 8B/10B encoded data.
为什么要放在接收端,现在大家能想得到了不?
呵呵,还想不到的话,大家去看看这篇文章的前几段,自己再仔细想想
如果大家还有兴趣,我刚刚在网上找到一篇:maxim中有一篇文档提到AN929
文章中提到了如何选择交流耦合电容的问题,我觉得不错
小弟想到这一点,也只是因为之前看到了8b/10b时,提到的这个编码传输特点,才想起来的!也算是自己的一点小经验!
版主如果有好资料,相关的,也可以告诉大家,知识分享一下。
其实再深入一下:在做PCB设计时,分层走好还是不分层走好??走高速的信号线,我们应该注意些什么呢?
我在其它的网上查找过一点资料,好象大家都认为分层走比较好,为何?
看样子有得琢磨一下了!留点问题的好..... |
|