PCB论坛网

 找回密码
 注册
查看: 2814|回复: 16

ddr2部分走线能在pwr嘛?4层板

[复制链接]
bluemare 该用户已被删除
发表于 2011-5-30 20:54:23 | 显示全部楼层 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

bluemare 该用户已被删除
 楼主| 发表于 2011-5-30 20:54:59 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

bluemare 该用户已被删除
 楼主| 发表于 2011-5-30 21:07:52 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2011-5-30 22:12:50 | 显示全部楼层
注意层间距。并相邻走线不要重叠。
回复 支持 反对

使用道具 举报

bluemare 该用户已被删除
 楼主| 发表于 2011-5-30 22:36:48 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2011-5-31 12:51:59 | 显示全部楼层
一般来说,地址线可以参考它自己的电源,不跨切割,就行,当然,有空间就在power层弄块地给它,是最好的。。
回复 支持 反对

使用道具 举报

发表于 2011-5-31 12:52:42 | 显示全部楼层
ctl线最好改到gnd去
回复 支持 反对

使用道具 举报

发表于 2011-5-31 12:57:36 | 显示全部楼层
我说的是一般六层的做法,像这种四层是会有大问题
回复 支持 反对

使用道具 举报

bluemare 该用户已被删除
 楼主| 发表于 2011-5-31 13:16:27 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2011-6-1 12:56:19 | 显示全部楼层
没有控制线,只有地址线,听说是从intel流传出来的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-4-28 15:36 , Processed in 0.154544 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表