ddr2部分走线能在pwr嘛？4层板

Baronage · 发表于 2011-6-1 12:56:19

没有控制线，只有地址线，听说是从intel流传出来的

Baronage · 发表于 2011-6-1 12:59:29

像你这种板子为什么要走power层，不能top层拉出来吗，我看图像好像可以啊，走power层是绝对不可以的

Baronage · 发表于 2011-6-1 13:00:32

呵呵。。。。。纯属个人发言，大家都来讨论讨论啊

doltbird · 发表于 2011-6-1 13:45:52

回复 1# bluemare

在哪一层走线，没有“绝对”的限制。
1 首先要看在pwr走线的这些信号，本身的完整性（主要是时序）是否满足要求？
2 被你挖空的这个地方，是否破坏了其他信号的参考平面？那么这些信号的完整性如何？
3 如果有EMI要求的话，你这样做对EMI不好。
在满足时序、EMI要求的情况下，无所谓在哪一层布线。

五月雪 · 发表于 2011-6-1 14:12:14

正常情况下，四层板的DDR线是走在第一层和第四层的，因为中间的电源层和地层，外面两层的数据线提供参考面，且中间的两层也可以有效偶合！

doltbird · 发表于 2011-6-2 18:04:50

回复 12# Baronage

请大家思考一个问题：Intel说的就都是对的么？或者说Intel的某种做法，我们就能把它用到任何其他的场合么？

显示全部楼层 · 发表于 2011-6-2 20:48:22

提示: 作者被禁止或删除内容自动屏蔽

zkmming · 发表于 2011-6-6 12:55:39

相同bus线可以同时走到pwr层，只要参考层相同就行

		自动登录	找回密码
密码			注册

bluemare 该用户已被删除	楼主\| 发表于 2011-6-2 20:48:22 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
bluemare 该用户已被删除
	回复支持反对使用道具举报