PCB论坛网

 找回密码
 注册
查看: 977|回复: 4

DDR2布线

[复制链接]
发表于 2011-7-25 16:11:33 | 显示全部楼层 |阅读模式
第一次做,请教各位了。 一般说数据、时钟按3W规则布,问题是如果间距大到6W,7W甚至更大,会不会影响呢?
回复

使用道具 举报

发表于 2011-7-25 21:53:04 | 显示全部楼层
有技术方针没!看技术方针 好久没画DDR 2上的信号了
回复 支持 反对

使用道具 举报

graceliu1973 该用户已被删除
发表于 2011-10-20 14:01:13 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

graceliu1973 该用户已被删除
发表于 2011-10-20 14:02:00 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2011-10-20 15:09:08 | 显示全部楼层
当然越大越好,3w只是一个下限,如果您布板空间密度不大的话 当然越大越好
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-18 10:10 , Processed in 0.126711 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表