PCB论坛网

 找回密码
 注册
查看: 1104|回复: 0

急:SI 如何测量差分对缓冲延时?

[复制链接]
发表于 2011-8-16 20:40:22 | 显示全部楼层 |阅读模式
      最近在CADENCE中仿真DDR2总线,帮助文档中关于仿真前Differential Pair Buffer Delay Measurement的说明不太理解。
     1)  对于用户在模型中定义的差分对,为什么要测量其缓冲延时?
     2)  测量所用到的Espice模型如何创建?创建时注意设置哪些参数?
     3)  缓冲延时的测量会影响仿真波形眼图观测吗?
     急盼大虾指点。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-2 16:29 , Processed in 0.144840 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表