DDR3板子跑不了高频

alee_love

大家好！最近做了两个DDR3的板子（方案是全志A10，都是四层板）：一个是四
颗DDR3(128*8);一个是两颗DDR3的（256*16）。两个案子DDR3的主频跑到336M左
右就跑不上去了。板子的走线情况如下：
1、信号线有做等长控制（最长减去最短的）：数据线公差1mil；地址、控制线  
40mil
2、有做阻抗控制：数据线、地址线做50欧姆单端阻抗控制；差分线做100欧姆阻
  抗控制
3、数据线线宽5mil，线距6mil以上；地址线线宽5mil，线宽5mil以上
4、两颗DDR3：数据线总线长838mil；地址线总线长1430mil。四颗DDR3：数据线
  总长1100mil（将过孔等效线长计算在内），地址线总线长2500mil
5、走线在表层，第二层为完整的地，第三层为电源，第四层的DDR3走线参考第  
  三层的1.5V（DDR3供电电源），DDR3信号没有跨越电源分割平面。
  请有经验的大侠分析一下这两块板子跑不上高频可能是哪方面的原因，也请分
享一下DDR3这一块走线的经验和方法，在此先谢谢各位了！！！

watson

1、信号线有做等长控制（最长减去最短的）：数据线公差1mil；地址、控制线  
40mil－－－－－－－精神可嘉，浪费时间。
2、有做阻抗控制：数据线、地址线做50欧姆单端阻抗控制；差分线做100欧姆阻
  抗控制－－－－－－合理
3、数据线线宽5mil，线距6mil以上；地址线线宽5mil，线宽5mil以上－－－－不合理，空间不够可以走4mil，距离要8mil，数据线一定要1：2.地址线可以放低点要求。
5、走线在表层，第二层为完整的地，第三层为电源，第四层的DDR3走线参考第  
  三层的1.5V（DDR3供电电源），DDR3信号没有跨越电源分割平面。－－－－没问题

pcb5156

1.信号走线间距太密，串扰比较大。
2.DDR3拓扑结构走错了，等长应该也错了。
3.两个内层一个是1.5V电源，一个是gnd，信号回流从1.5V到GND回流不好，
  1.5V的电容太少了，尤其是换层的地方。
4.严格控制阻抗。

alee_love

pcb5156 发表于 2012-3-15 23:05
1.信号走线间距太密，串扰比较大。
2.DDR3拓扑结构走错了，等长应该也错了。
3.两个内层一个是1.5V电源， ...

首先谢谢你的回复，不是很明白的是：你说我的等长也错了。数据线参照DQS做等长，地址线等参照clk做等长，clk不能比dqs长太多，这个原则应该没有错吧？

pcb5156

alee_love 发表于 2012-3-16 10:13
首先谢谢你的回复，不是很明白的是：你说我的等长也错了。数据线参照DQS做等长，地址线等参照clk做等长， ...

关键是拓扑结构错了。你走的是T型的吧。

ang629

不知道楼主后面怎么弄的？

liubinqq258

强人们