求助版主

rowen · 发表于 2012-4-11 10:54:25

亲爱的版主，不好意思又来麻烦你了，今天我检查了一下，发现前面做的仿真对于FPGA io的缓冲模型分配时错误的，不过今天按照你的指示，按照周老师那边书的第253页，点 measure differential buffer delays ,出现了不能测量delay的警告，不知道是什么原因，先上图；

rowen · 发表于 2012-4-11 11:04:17

好像是 diff pair data 类型选错了，选择 NON-Inverting就没错误了

rowen · 发表于 2012-4-11 14:15:27

好像差分对的diff pair data 类型,一个是NON-Inverting，另外一个只能是Inverting，查了这个单词是转向的意思，不太理解，现在提取出来的拓扑，FPGA还是显示两个单端驱动，不知道是不是IO的驱动模型选择错了，我的FPGA是选用spartan6 LX45T，用的是第46对差分对，可是按照252页的编辑spartan6模型，第46对差分对的io驱动模型和datasheet不一致，求版主帮帮忙，指导一下，这个问题困惑我太久了。谢谢

rowen · 发表于 2012-4-11 14:15:52

好像差分对的diff pair data 类型,一个是NON-Inverting，另外一个只能是Inverting，查了这个单词是转向的意思，不太理解，现在提取出来的拓扑，FPGA还是显示两个单端驱动，不知道是不是IO的驱动模型选择错了，我的FPGA是选用spartan6 LX45T，用的是第46对差分对，可是按照252页的编辑spartan6模型，第46对差分对的io驱动模型和datasheet不一致，求版主帮帮忙，指导一下，这个问题困惑我太久了。谢谢

rowen · 发表于 2012-4-11 15:06:26

版主，按照书上的步骤，提取出来的还是这样的拓扑，FPGA驱动端还是两个单端的，怎么设置不了差分啊

yshang · 发表于 2012-4-12 00:06:50

1. 偷懒的方法，可以删除提出来的单端模型，然后手动调入默认的差分IO，再修改IOCell为FPGA的IBIS模型IO，需要的话，在IO和传输线间按照IBIS模型的封装参数搭建RLC网络；
2. Xilinx的FPGA并没有直接提供每一个型号芯片的IBIS模型，而是提供一个系列FPGA芯片的所有IOCell模型在一个IBIS模型文件中，然后再额外提供每一款芯片的封装模型；换而言之，你所拿到的FPGA模型不包含真实管脚信息，并不能直接映射到某一个芯片上；
3. 如果已经按照正确的方法编辑原始IBIS模型文件成为能映射到所用芯片的模型文件，可以有两种方法设置差分IO：其一是在IBIS模型文件中手动添加[Diff Pin]关键字（貌似是这个，记不太清），然后按照正确的语法添加差分管脚对；其二是你上面所用的方法，在IBIS转换得到的DML模型文件中，通过图文编辑的方式设定管脚对；
4. 两个英文单词一个表示正极，一个表示负极，在sigxp的模型表示为一个带圈，一个不带圈。

rowen · 发表于 2012-4-12 10:53:14

感谢版主这么详细的解答，根据版主第一点方法，我修改如下：没有搭建RLC网络
得到的眼图如下：眼图向Y轴正方向偏移了一点。
第三点第二条方法，昨天尝试了一天，没成功，图文方式打开模型进行编辑，看到已经对IO进行了差分设置，不知道是不是我选择的io驱动模型和差分时钟的两个脚步对应，这个需要去验证。
另外提取出来的理想微带线的长度表示什么长度呢（比如TL1）,为什么我在PCB中修改布局，怎么没什么大的变化呢，谢谢版主！

yshang · 发表于 2012-4-12 13:14:14

1. 需要确认你修改好的模型是提取时SigXP首先找到的模型，在转换时注意Current Design中，SigXP.dml和你所转换的Fpga.dml文件中都会存在同名模型；
2. 这里的长度与你在Analyze preference中的设定相关，默认是鼠线的曼哈顿长度。

rowen · 发表于 2012-4-12 14:53:11

还是提取差分对模型的问题，如下图

rowen · 发表于 2012-4-12 14:56:02

图2中显示K3，K4已经是差分对了，尝试提取，出来的还是两个单端的，图0和图1 是我在IBIS模型中添加了K3，K4两个信号，提取出来的拓扑依旧是这样，问了这么多问题，多亏了版主，我实在是没办法了

		自动登录	找回密码
密码			注册

[疑难解惑] 求助版主

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源