版主，可不可以对sofer对bus总线仿真的Derating Table作个讲解啊？

rowen · 发表于 2012-4-24 16:55:49

版主，可不可以对sofer对bus总线仿真的Derating Table作个讲解啊？《Allegro PCB SI - 一步一步学会使用Bus Analysis》，Derating Table这个表不知道是什么意思，怎么生成的？谢谢版主

yshang · 发表于 2012-4-25 17:09:09

这里是减额表格，对于DDR3而言就是数据类或地址类信号所需要的的建立和保持时间不再是一个固定的值，而是与信号的斜率以及对应时钟（对于数据就是DQS数据选通）的斜率相关。我们可以在DDR3的规范书或数据手册中找到基础的建立和保持时间要求，以及减额值（表格形式）；计算时序时，需要测量信号和时钟在此刻的斜率，然后查表找出对应的减额值，真实的建立和保持时间需求等于基础值加上这里的减额值。

生成方式文章中有了，就是直接拷贝数据手册上的表格，再稍微修改一下格式即可。

另，文章中说用“？”代替负号，其实直接用负号“-”就行。

rowen · 发表于 2012-4-25 18:27:01

谢谢版主这么耐心细致的指点，佩服你这种认真精神，真的非常感谢

rowen · 发表于 2012-5-2 14:12:32

yshang 发表于 2012-4-25 17:09
这里是减额表格，对于DDR3而言就是数据类或地址类信号所需要的的建立和保持时间不再是一个固定的值，而是与 ...

还是对这个Derating Table怎么来的不懂，如何测量信号和时钟在此刻的斜率呢？

yshang · 发表于 2012-5-2 15:03:37

斜率的定义在DDR的规范或者部分datasheet中有，而且说的很清楚，这里就不解释了。

rowen · 发表于 2012-5-2 16:02:21

版主我给你发的邮件，你看了吗，谢谢你了

rowen · 发表于 2012-5-2 20:55:34

，版主可以举个例子吗，比如 setup derating table，在时钟变化在 4V/ns下，这个+88是怎么来的啊，看了一天的datasheet都没弄明白，版主可以指导下吗，麻烦你了

xenium · 发表于 2012-5-9 10:51:12

偶也在关注

yshang · 发表于 2012-5-9 14:14:01

datasheet上的derating value table

dzkcool · 发表于 2012-6-2 10:55:55

DDR规范中就要求这样的，各芯片厂商根据自己设计的IC给出这个数值。

		自动登录	找回密码
密码			注册

[疑难解惑] 版主，可不可以对sofer对bus总线仿真的Derating Table作个讲解啊？

点评

本帖子中包含更多资源

本帖子中包含更多资源