DDR2_JESD79-2F 关于DQ输入建立时间/保持时间的疑惑？

mengzhuhao

DDR2_JESD79-2F 关于DQ输入建立时间/保持时间的疑惑？
P89页内容：
以SSR2-400为例
DQ and DM input setup time (differential strobe) tDS(base)=150ps
DQ and DM input hold time (differential strobe) tDH(base)=275ps

DQ and DM input setup time (single-ended strobe) tDS1(base)=25ps
DQ and DM input hold time (single-ended strobe)  tDH1(base)=25ps
从给出的数据上有一些疑惑：
为何differential strobe状态下的建立/保持最小时间比single-ended strobe状态下的建立/保持最小时间要大呢？
从理论上应该怎么理解这个规范的差异？
是使用了differential strobe要牺牲建立时间的富裕度么？

yshang

不妨看一下从97页开始的波形图，单边DQS在计算建立和保持时间不是从Vref点开始的，而是从Vih和Vil开始（AC还是DC还有区别，图上很清楚了），得到的建立保持时间（尚未减去需要的建立保持时间）本来就更小；而差分DQS是从交叉点开始，得到的建立和保持时间更大；
另外，还要注意减额值。

mengzhuhao

yshang 发表于 2012-5-22 16:32
不妨看一下从97页开始的波形图，单边DQS在计算建立和保持时间不是从Vref点开始的，而是从Vih和Vil开始（AC还 ...

有个地方我想是不是我理解错误了

DDR2 400/533单端DQS
（1）规范P89页内容中tDS(base)=tDH(base)=25ps
（2）按照规范DQ slew rate=1.0V/ns；DQS slew rate=1 V/ns，查P96页Table 46可以看到修正值均为0
（3）tDS=tDS(base)+ΔtDS=25ps+0=25ps
（4）归一化到差分模式需要增加的时间：(VIH(dc)min-VREF)/(1 V/ns)=0.125V/(1 V/ns)=125ps，这样tDS(归一化)=tDS+125ps=150ps
（5）查规范可以知道差分模式下tDS(base)=150ps，按规范DQ slew rate=1.0V/ns；DQS slew rate=2 V/ns，查到的修正值为0
（6）所以按照规范的话，单端归一化于差分的建立时间是一样的

（7）同理，对于保持时间tDH=tDH(base)+ΔtDH=25ps+0ps=25ps
（8）归一化到差分模式需要增加的时间：(VREF-VIL (ac)max)/(1 V/ns)=0.25v/(1 V/ns)=250ps，这样tDH(归一化)=tDH+250ps=275ps
（9）同样跟差分模式下的tDH(base)=275ps是一样的


（10）在DQ slew rate=1.0V/ns的条件下，DQS slew rate=1.5 V/ns或DQS slew rate=2 V/ns时，差分修正值均为0，单端还得加上修正值，这时的单端的建立时间与保持时间均大于单端

(11)按照规范，DQS slew rate=4 V/ns是不是差分模式下要求的最大速率转换值？单端模式下DQS slew rate=2 V/ns为最大速率转换值？


(12)如果上面理解正确的话，是不是差分实际测量的建立时间与保持时间，直接与tDS=tDS(base)+ΔtDS、tDH=tDH(base)+ΔtDH比；
单端模式测量的建立时间与保持时间，要与tDS(归一化)、tDH(归一化)比即可？

yshang

（11）印象中没有input的最大和最小slew rate的要求，只是定义了OCD的最大output slew rate；在减额表格中如果实际斜率大于列表最大值，按照最大值的减额值计算。
（12）无论是单端和差分，都是用按照规范所定义的测量方式测得实际的建立和保持时间后，减去所需的基本值和减额值之和，得到的就是建立或保持时间裕量。

喵咪酱

支持支持............