几个问题，大家帮忙

阿鸣

1.我想Wire-wrapped就是指普通的包着绝缘层的导电线吧，在没有印制电路前电气连接大多是这类导线，只能点对点连接。
2.书中的公式没错，我觉得可能是那句话比较容易产正误解。“point-to-point wiring has a lot of inductance.This inductance,working into a heavy load capacitance,makes a high-Q circuit.”我觉得作者的意思是说高电感可能引起高的Q值造成振铃现象，但是并不是在所有情况下Q的增加都会让电路起振。还有一个更关键的因素是电路的振荡频率F1和截至频率F2（Knee Frequency），当谐振频率F1远小于F2(Knee Frequency)时，电路会出现较严重的振铃，而F1如果大于F2时，信号振荡会大大减弱。而F1=1/2*3.14*(LC)1/2
所以当负载电容C比较大时，F1比较小，这时候Q对电路的Ringing影响更显著。
3.上面提到的Knee Frequency是指数字电路中，能量最集中的频率段，超过F2的频率对该电路系统的信号传输将没有太大的影响。F2=0.5/Fr,Fr指上升时间。

tpp

在时钟那一章，“TIMING MARGIN” 知其意，不知其名，应该说成什么比较好啊？

阿鸣

时序裕量
和噪声裕量（Noise Margin）相对应

tpp

阿鸣，限谢谢了。
你能再告诉我“差模干扰”和“共模干扰”是怎么具体引起的吗？哪个影响大，能否给俺举个例子啊？

tpp

阿鸣，再问你个问题：
磁珠在低频时呈现感性，而在高频时呈现阻性（其阻抗很小），这样的话岂不意味着不能滤掉高频的尖峰干扰，尤其是在磁珠应用于DGND和AGND的连接中以及电源的滤波中。晕了，再并个电容不就行了吗。

[此贴子已经被作者于2002-7-5 11:52:14编辑过]

阿鸣

以下是引用tpp在2002-7-1 18:00:15的发言：
阿鸣，限谢谢了。
你能再告诉我“差模干扰”和“共模干扰”是怎么具体引起的吗？哪个影响大，能否给俺举个例子啊？

我觉得这里说的比较清楚，你先看看
http://www.emcdoc.com.cn/ebook/no1/n1_4.html

阿鸣

关于磁珠的使用特性，我没有经验，听听大家的见解吧。