PCB论坛网

 找回密码
 注册
查看: 1290|回复: 1

[疑难解惑] 關於NETIN和PLACEMENT問題

[复制链接]
发表于 2015-1-24 10:25:44 | 显示全部楼层 |阅读模式
本帖最后由 chouhshf 于 2015-1-24 10:52 编辑

板上大大您好:
日前有一新開案子.使用ALLEGRO 16.6版本
有兩個問題請教:
首先是在NETLIST轉出部分:
分別用ORCAD OTHER下的ORTELESIS.DLL轉出( 沒有ERROR. IMPORT LOGIC也 COMPLETE SUSESSFULLY)
但是在MANUAL PLACEMENT下的RefDes卻沒有任何編號出現
參看網路上的經驗是有下面幾個可能:
1.零件大小大於工作區域設定==> 此方面已經確認無問題(用直接package方式叫出零件擺放無問題.空間也足夠.但就是網表出不來)
2.零件庫路徑不對.但是已經將desvices/ psm/ padstack / text 四個路徑都確認過.以其他案子試過也無問題)
3.placement未勾選library.也確認無問題
4.dra/psm/ padstack/text 四個文件缺少?全部重新編輯過都無問題(用package也可叫出)
5.dra中的padstack未做purge?此方面都以確認無問題
以上均以確認過.但是卻未能用RefDes或是auteplace叫出元件.不知是否還有其他問題?請板上大大提供意見

另外一個方法是用orcad下的allegro方式轉出
但是轉出有說有問題,比如問題格式如下:
用pstxnet.dat導入logic中.也是complete suscessfully
但是component by RefDes欄位下方也是空空如也
用autoplace也是相同情況
viewlog中的說明如下:
===========================================================
End of NETLIST IN Syntax/Logic Check
===========================================================

Total Netlist Warnings =  0.
Total Netlist Errors   =  0.


===========================================================

Total Device File Warnings =  0.
Total Device File Errors   =  0.

===========================================================

Total Combined Netlist and Device File Warnings =  0.
Total Combined Netlist and Device File Errors   =  0.

===========================================================
End of Allegro NETLIST IN Log
===========================================================
看起來很正常也沒問題

前面描述的問題1-5項處理方式也都看過無誤
不知是否還有請他問題?
煩請板上大大解答
謝謝~~
另外補充一個問題.就是在orcad cis 用allegro格式轉出netlist檔案時.下方的欄位出現這樣的說明:
Loading... D:\\PROJECTS\\TEST\\Allegro/pstxnet.dat
packaging the design view...ipc2581attrpath: Variable not defined
Parse error in file C:/Users/eng/AppData/Roaming/SPB_Data/pcbenv/env, line 10
於是我到了路徑下的env檔案中查詢第10行的設定是:
set ipc2581attrpath = $ipc2581attrpath
看起來也無問題.因為其他參數也是用相同格式設定
而且import logic也complete suscessfully
問題出在哪裡呢?


回复

使用道具 举报

 楼主| 发表于 2015-1-30 19:03:24 | 显示全部楼层
不好意思當天問題就解決了.但是因為登錄問題到今天才上來留言
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-3 01:05 , Processed in 0.131066 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表