PCB论坛网

 找回密码
 注册
查看: 834|回复: 0

一博科技2015西安站技术研讨会诚邀您免费参加

[复制链接]
发表于 2015-6-23 14:45:58 | 显示全部楼层 |阅读模式
本帖最后由 高速先生 于 2015-6-23 14:51 编辑



感谢您一直以来对一博的关注和支持,我们真诚邀请所有关注电路信号完整性,高速PCB设计仿真技术的管理人员、工程师和研究人员现场免费参与我们一年一度的技术盛会。

演讲主题
高性能电路设计与产品可靠性
PCB设计十大误区 (上)
DDR4系统的设计和仿真 (Cadence嘉宾专题)
建立新的高速串行总线设计规则

时间/地点
时间:2015年07月15日 (全天)
地点:西安志诚丽柏酒店(20楼多功能厅)
西安高新技术开发区高新路46号(光华路与高新路交叉口)


日程安排
2015-07-15        高可靠性电路设计、生产、测试一站式解决方案
9:30-10:00         登记
10:00-10:40        高性能电路设计与产品可靠性
10:40-11:50        PCB设计十大误区 (上)
11:50-13:50        QA、抽奖、午餐、交流
14:00-15:00        DDR4系统的设计和仿真 (Cadence嘉宾专题)
15:00-16:00        建立新的高速串行总线设计规则
16:00-16:15        总结,问题答疑,抽奖环节

主题摘要
(一)高性能电路设计与产品可靠性
产品同质化竞争日益严重,大家越来越重视产品的可靠性,包括了产品的电气性能,电源质量,EMC指标,可加工性,可装配性等多个方面。PCB设计作为产品实现的重要一环,承担着从原理设计到真实产品实现的重任,在保证产品的可靠性方面担负着重要的责任。一博科技以12年PCB设计行业经验出发,全面了解产品的研发与生产环节需求,和大家分享如何实现高性能电路设计,以及如何保证产品的高可靠性。

(二)PCB设计十大误区 (上)
工程师在PCB设计的时候,会遵循很多设计规则。其中有不少设计规则是不妥甚至在特定条件下反而会影响信号和电源质量。本话题理论结合实际,把这些设计中我们耳熟能详的规则进行解释,让大家了解这些规则背后的原理,在设计的时候才能合理运用。

(三)DDR4系统的设计和仿真
介绍DDR4相对于DDR3的区别和改进, DDR4系统在PCB设计和仿真中的要点和注意事项,以及Cadence工具在DDR4的设计和仿真中的应用。

部分讲师简介
吴均    R&D技术研究部     研发总监
现任职于深圳市一博科技有限公司,16年高速PCB设计与仿真经验;
IPC中国设计师理事会副主席;曾在北京、上海、深圳、美国等地主讲多场技术研讨会;《Cadence印刷电路板设计-Allegro PCB Editor设计指南》一书的第一作者。

钟晓晖    技术支持工程师
Cadence SPB平台北方区技术支持工程师,负责Cadence封装和PCB的设计和仿真工具的技术支持,拥有十五年信号完整性仿真从业经验。

关于一博
深圳市一博科技有限公司成立于2003年3月,作为全球最大的高速PCB设计公司,拥有PCB设计工程师500余人,专注于向客户提供高速PCB设计、PCB制板、焊接加工、器件代购等服务。
沉于技术,专业品质,精品服务,真心换得真诚,美誉遍及五洲。
EDADOC ,YOUR BEST PARTNER。

会务咨询:
一博联系人:        贾涛
一博联系方式:        电话: 029-88869756    邮箱: xian@pcbdoc.com  手机: 18691638956

邀请函在线下载




本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

x
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-3-29 00:41 , Processed in 0.131112 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表