PCB论坛网

 找回密码
 注册
查看: 1366|回复: 9

请教一个问题?

[复制链接]
头像被屏蔽
发表于 2002-7-2 15:03:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

发表于 2002-7-2 21:45:00 | 显示全部楼层
很短的话走表层好了
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2002-7-3 09:22:00 | 显示全部楼层
提示: 该帖被管理员或版主屏蔽
回复 支持 反对

使用道具 举报

发表于 2002-7-3 16:38:00 | 显示全部楼层
那就走在你的时钟层好了,最好是接近gnd的层!
回复 支持 反对

使用道具 举报

发表于 2002-7-4 12:40:00 | 显示全部楼层
如果表层下面就是地平面地话就走表层。
回复 支持 反对

使用道具 举报

发表于 2002-7-4 18:01:00 | 显示全部楼层
走表层比较好,最好少打过孔
回复 支持 反对

使用道具 举报

发表于 2002-7-5 03:03:00 | 显示全部楼层
过孔会造成阻抗不连续而产生反射以及增加引线电感等问题,这在高频下尤其重要,但我觉得在133MHz这种频率不太高的情况下,应该更多的考虑到时钟信号的电磁辐射问题,布在内层特别是被地平面屏蔽的时钟走线层能较好的抑制EMI。这在一些业内的规范,比如PC133内存模块设计规范中就要求时钟线尽量不要走在PCB板表层。
回复 支持 反对

使用道具 举报

发表于 2002-7-6 23:37:00 | 显示全部楼层
如果较长还是走内层
我的板有2。5G的信号还是要走内层
回复 支持 反对

使用道具 举报

发表于 2002-7-8 16:42:00 | 显示全部楼层
啊,2.5G,那是逻辑电平信号还是LVDS信号?如果是逻辑电平信号那真的有点猛了。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2002-7-8 17:49:00 | 显示全部楼层
我现在已经把它走在表层了,这个时钟信号是2.5G高速链路数据传输的锁相环使用的。
我这里也有专门的时钟层,但是我认为走在表层,它会干净一些。因为我这里在表层走的线原本就不多。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-4-25 04:59 , Processed in 0.165919 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表