中国PCB论坛网

 找回密码
 注册

QQ登录

只需一步,快速开始

查看: 57|回复: 0

如何在模拟从驱动到连接器的信号完整性,没有接收端

[复制链接]
发表于 2018-11-2 14:59:38 | 显示全部楼层 |阅读模式
现在有一个子板上有高速驱动IC,通过一个连接器接到母板的FPGA上,可是母板还没开始设计,所以先想模拟一下子板上的信号完整性,我的问题是如何设置接收端,是用FPGA的IBIS模型还是设置个理想接收端比较好.
信号路径:驱动 ->连接器-> 接收端

谢谢各位高手和专家解惑。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|中国PCB论坛网 ( 沪ICP备05006956号 )

GMT+8, 2018-12-17 19:08 , Processed in 0.156250 second(s), 27 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表