PCB论坛网

 找回密码
 注册
查看: 25493|回复: 48

关于电子产品, IC设计以及EDA工具应用发展现状的文章及讨论

[复制链接]
头像被屏蔽
发表于 2003-11-3 10:18:07 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

头像被屏蔽
 楼主| 发表于 2003-11-3 10:20:03 | 显示全部楼层
提示: 该帖被管理员或版主屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
 楼主| 发表于 2003-11-3 10:26:15 | 显示全部楼层
提示: 该帖被管理员或版主屏蔽
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-11-3 10:35:57 | 显示全部楼层
近年来业界对模拟电路及IC设计越来越重视,相关人才也是炙手可热。
但模拟电路仿真技术在国内的普及程度还很低,真正把仿真引入到产品设计开发流程的公司寥寥无几,主要是高校将之用于教学目的,好像以前华为电源公司(现安圣电气)对这方面很重视,而且SABER软件用的很好。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-11-3 12:33:44 | 显示全部楼层
日立已开发出将天线嵌入到RFID芯片上的方法
上网时间 : 2003年11月01日
微芯片RFID器件(又称为μ-芯片)的发明者Mitsuo Usami和日立公司中央研究实验室的其它研究人员一道研制出了一种在RFID芯片上嵌入天线的方法。

在晶圆制作时,日立采用当今半导体生产中广泛使用的技术将金天线镀金到晶圆上的全部200,000 RFID芯片上。尽管作为日立研究室智能媒体系统首席研究员的Usami拒绝详述到底天线是如何嵌上去的,但他表示,嵌入天线对日立微芯片得到更为广泛运用意义重大。

最终生产出来的芯片仅厚0.1mm,或者说薄得足以把微芯片嵌入到纸币中。欧洲中央银行曾表示过,它打算在2005年将RFID芯片嵌入欧元纸币中。

Usami说:“自从我两年前发明微芯片以来,我一直在想如果此芯片没有一个天线,那么它将不会广泛地渗透(市场)”。日立公司声称,通过将天线集成到0.4平方毫米的芯片上,生产过程、成本和芯片尺寸都将大为降低。

微芯片是一种2.45GHz的高频模拟电路,它带有当作一种RFID标签使用的128位ROM。片上ROM存储唯一的128位ID号,此ID号由前端半导体生产时写入存储器因而不会被改写,保证了号码的真实性。

日立公司在它2001年6月发表这种微芯片时便称该部件是世界上最小的RFID芯片。现在日立更自豪地表示,该器件是带有嵌入式天线的最小IC。

Usami透露,寻找一种在片上嵌入天线方法的过程“一直很艰难”。不过,经过两年的研究,“我们终于找到了一种能将天线嵌入进来的最优设计方法。”他说。

常规RFID芯片需要用一个外部天线来实现它们与外部读取器的通信,而微芯片的片载天线使它能够接收来自读取器的无线信号并将ID号回送。因此,这种芯片无需附加任何外部器件即可自行进行工作。

日立公司称,镀金天线比常规RFID芯片所用的外部天线小,这改进了该解决方案的能量效率。所用镀金技术是一种在IC上建立电接触时所用的普通工艺。该步骤去除了对连接外部天线的装配过程的需要。

日立Mu解决方案风险公司总裁及行政长官Ryo Imura指出,制造一种带外部天线的RFID芯片的成本大约是生产具有嵌入式天线的RFID的成本的4到5倍,也即新型微芯片的成本将只有原来微芯片的1/5到1/4之多。

不过,成本不是广为采用牵扯到的唯一问题。例如,“纸币要求高度的安全性,”Imura说,“其它还有10大障碍,诸如唯一ID号管理等。在银行支票上使用这种芯片还将需要3到5年的时间”。

日立公司带常规外部天线的微芯片正在准备用于2005年3月25日始在日本Aichi举办的Expo 2005展会的入场券管理。去年10月在某国家开始的将微芯片用于司机驾照的尝试试验一直没有得到认可。Imura称,Mu解决方案风险公司至今已经接到了6,500个问询。

认证芯片

日立的微芯片是6月被泛在ID中心(Ubiquitous ID Center)认证为RFID标签的三类标准芯片之一,RFID标签用以跟踪和识别物品。泛在ID中心组织在日本组建,得到公共管理、国内事务、邮电部门的支持。其它两类芯片为Toppan印刷有限公司的T-Junction,以及由泛在联网实验室、东京大学和Renesas科技公司共同研制的eTron。

微芯片的通信范围短于常规RFID芯片的30-50cm,可做到在极为接近---几乎是接触范围条件下的无接触通信。该器件的工作频率也有所不同,它使用2.45GHz,而在美国RFID的工作频率为800-900MHz。还有微芯片的128位ID号由Auto-ID中心(Auto-ID Center)所指定的96位数据转化而来,Auto-ID中心是一家研制RFID跟踪技术的工业界与学术界的合作组织。Imura强调,日立能够“使微芯片在一种标准确立时调整到标准化工作频率。”

Usami表示,带内置天线的芯片目前处于实验室样品水平,日立将需要再用上一年左右的时间使芯片进入市场。与微芯片进行通信的读取器IC已由Renesas科技公司研制出来,附属件由日立和三菱电气公司的半导体部门联合操作完成。单一芯片的读取器为28针QFN封装形式,输出功率为10mW,无外接放大器。日立称,它可安装于2x2cm的尺寸空间,小到足以将读取器功能添加到蜂窝电话和PDA中。明年早期可提供样品使用。带集成式天线的微芯片款式和Renesas读取器IC均在最近东京Auto-ID Expo 2003展会上进行了演示。

作者:原好子


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

x
回复 支持 反对

使用道具 举报

发表于 2003-11-4 16:50:25 | 显示全部楼层
不错
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-11-6 09:56:25 | 显示全部楼层
产业面临增长瓶颈,分析师调低EDA厂商评级
上网时间 : 2003年11月06日
尽管整体电子产业呈现蓬勃的复苏迹象,但市场研究公司American Technology Research(ATR)金融分析师Erach Desai还是调低了对EDA产业的评级,预测该领域的表现将依然低迷。

在近日的一个会议上,在ATR负责EDA和半导体行业的Desai将新思科技(Synopsys)的评级从“购买”调低至“持有”,并调低了另外两家规模更小的EDA公司Nassda和Verisity的评级。

Desai预测如果EDA行业保持稳定发展,2003年总收入将轻微增长2%,2004年增长率为5%,到2005年增长率将达到7%。

Desai补充到,EDA行业在未来12个月到18个月如果克服了增长的瓶颈,有可能表现好过预期。这些困扰EDA行业发展的情况包括许可模式的过度调整、缺乏业界有效的合并、过多财政状况不佳的小型EDA公司以及逐渐失去控制的价格竞争。如果这些问题没有得到很好的解决,在未来两年的增长将会平缓。

对于调低新思科技的评级,Desai说他不相信在2004年的增长率会超过6到8个百分点,华尔街的分析师也一致认为新思科技2004年收入在不会超过13亿美元左右,每股盈利1.71美元。ATR曾经预测新思科技收入将达13.2亿美元,现在将新思2004年收入调低到12.5亿美元,每股盈利约1.60美元。

原先,ATR预测新思科技2005年收入将达到14.6亿美元,每股收益为2.10美元,现在将Synopsys2005年的收入调低至13.5亿美元,每股收益为1.85美元。 Desai同时也将Cadence的评级调至“持有”,Mentor Graphics与Magma的评级也不甚理想,没有得到投资者的青睐。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-11-6 10:03:22 | 显示全部楼层
EDA厂商披露SystemVerilog 3.x产品计划,新思一马当先 
上网时间 : 2003年10月23日
随着Accellera标准组织开始提供SystemVerilog 3.1语言参考手册,更多EDA供应商公布产品计划及预期的交付时间,以支持新生标准。其它公司也表示将支持该标准,但还没有透露具体细节。新思科技(Synopsys)公司看起来拥有最广泛的产品线及最早的实施计划。那倒也不足为奇,因为该公司向Accellera捐赠了许多SystemVerilog 3.1背后的技术。 其VCS Verilog仿真器目前支持所有SystemVerilog 3.0及SystemVerilog 3.1声明(assertion),对3.1的完整支持预计2004年上半年提供。

Synopsys的Design Compiler综合工具现今支持SystemVerilog 3.0,计划2004年下半年支持3.1。Formality形式等效检验器将于2004年第一季度支持3.0,Vera测试台产品将在2004年上半年支持3.1。

Cadence Design Systems公司最近宣称将支持SystemVerilog,然而并不是完整的3.1规范。明导科技公司发言人表示该公司将在其ModelSim仿真器内添加SystemVerilog支持功能。

众多形式验证产品排好日程,定于明年支持SystemVerilog 3.1声明。这些产品包括:0-In Design Automation的Assertion-Based Verification套件;Jasper De-sign Automation的JasperGold;Real Intent的Verix;TNI-Val-iosys的VN-Check;以及Veritable的Verity-Check。

一些EDA供应商对于所支持的标准是有选择的。例如Jasper公司,将支持SystemVerilog 3.1可综合的声明形式子集。其它公司的支持按照阶段来展开。如Aldec将于2004年第一季度在其 Riviera 仿真器内增加对3.1可综合结构及声明的支持,而在第二季度支持测试台。Novas的Debussy调试器到今年年底支持SystemVerilog 3.0,然后在2004年首季支持3.1声明。Veritools 计划2004年第二季度在其Undertow 调试器内支持SystemVerilog。

Axis Systems将在2004年集成硬件辅助验证,支持SystemVerilog 3.0的可综合子集及3.1声明。为EDA供应商提供VHDL及Verilog 前端的Verific Design Automation正在开发SystemVerilog 解析器、分析器及详细说明器,并支持3.0和3.1版本,并将于1月问世,该公司表示。
回复 支持 反对

使用道具 举报

发表于 2003-11-6 16:32:55 | 显示全部楼层
EDA技术的发展趋势

   从目前的EDA技术来看,其发展趋势是政府重视、使用普及、应用文泛、工具多样、软件功能强大。
   中国EDA市场已渐趋成熟,不过大部分设计工程师面向的是PC主板和小型ASIC领域,仅有小部分(约11%)的设计人员工发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争,中国的设计队伍有必要购入一些最新的EDA技术。
   在信息通信领域,要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术,积极开拓以数字技术、网络技术为基础的新一代信息产品,发展新兴产业,培育新的经济增长点。要大力推进制造业信息化,积极开展计算机辅助设计(CAD)、计算机辅助工程(CAE)、计算机辅助工艺(CAPP)、计算机机辅助制造(CAM)、产品数据管理(PDM)、制造资源计划(MRPII)及企业资源管理(ERP)等。有条件的企业可开展“网络制造”,便于合作设计、合作制造,参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合,形成测量、控制、通信与计算机(M3C)结构。在ASIC和PLD设计方面,向超高速、高密度、低功耗、低电压方向发展。
   外设技术与EDA工程相结合的市场前景看好,如组合超大屏幕的相关连接,多屏幕技术也有所发展。
   中国自1995年以来加速开发半导体产业,先后建立了几所设计中心,推动系列设计活动以应对亚太地区其它EDA市场的竞争。
   在EDA软件开发方面,目前主要集中在美国。但各国也正在努力开发相应的工具。日本、韩国都有ASIC设计工具,但不对外开放 。中国华大集成电路设计中心,也提供IC设计软件,但性能不是很强。相信在不久的将来会有更多更好的设计工具有各地开花并结果。据最新统计显示,中国和印度正在成为电子设计自动化领域发展最快的两个市场,年复合增长率分别达到了50%和30%。
   EDA技术发展迅猛,完全可以用日新月异来描述。EDA技术的应用广泛,现在已涉及到各行各业。EDA水平不断提高,设计工具趋于完美的地步。EDA市场日趋成熟,但我国的研发水平沿很有限,需迎头赶上
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-11-17 09:25:29 | 显示全部楼层
Mentor推出可扩展验证平台,可助弥合验证鸿沟
上网时间 : 2003年11月17日
Mentor Graphics公司日前宣布正式推出其可扩展验证平台,据称它集成了对业界最新标准的支持、新型验证工具以及“面向验证的设计”方法,它最大限度缩短了需要耗费大量时间的功能验证周期,避免了昂贵的集成电路重新设计。

Mentor表示,可扩展验证平台包含了验证工具多项新的增强内容,使得验证工作尽可能在设计的最初阶段开展。可扩展验证平台以ModelSim仿真器为核心,Modelsim5.8的能力已经得到了显著扩展,为复杂的专用集成电路(ASIC)和片上系统(SoC)设计提供高速、高效的系统级验证和纠错环境。

Mentor强调,其可扩展验证平台是目前EDA厂商所能提供的最全面的功能验证工具平台。该平台率先向现有和新兴的设计语言提供标准支持―Verilog 2001、VHDL、SystemVerilog(3.1版本第一阶段)、SystemC 2.0.1(包含SystemC Verification Library 1.0)以及Property Specification Language 1.0(PSL)。该平台还包含了新版VStation硬件加速仿真系列StationTMPRO以及新一代的testench硬件实现技术―VStationTMTBX,它不仅简化了testbench的创建,而且还能够通过硬件辅助验证的应用实现性能加速。

此外, MathWorks公司推出的最新产品Link for ModelSim据称在业界第一个实现了Simulink、MATLAB与HDL仿真器(Modelsim)直接连接,为快速创建及验证系统级的testbench提供了实现的可能。

Mentor公司副总裁兼验证及测试部总经理Robert Hum说:“只要我们的产品开发流程架构在把验证作为设计的后续流出来对待,验证危机就将继续下去。Mentor Graphics公司拥有‘Design for Verification’的独特技术,它成功实现了跨越多个层次的抽象和系统级的testbench。这使得设计者能够在整个设计流程中对其工作成果开展即时验证,避免了传统的验证问题,需要在设计完成后才开始调试、纠错。从而能够降低纠错成本,缩短纠错时间。”

新产品铸就可扩展验证平台基础

Mentor公司强调,可扩展验证平台基础在于此次宣布的4项新产品,首先是ModelSim 5.8为业界各种标准提供了最好的支持,其中包括VHDL、完整的Verilog 2001技术规范、SystemVerilog(v3.1版第一阶段)、SystemC 2.0.1以及PSL 1.0。ModelSim的业界领先的纠错环境得到进一步增强,它提供了统一的用户界面,支持上述所有标准,对混合语言仿真的集成和纠错工作进行了简化。一个内置断言引擎确保PSL断言的快速验证和集成纠错。对Verilog语言仿真的性能和容量也同样得到了大幅改善,较5.7版本提高2-4倍。

其次是,VStationPRO是Mentor Graphics业界领先Vstation验证平台的第6代产品,能够对1.6M Gates至120M Gates的设计开展验证。VStationPRO提供了灵活而又强劲的验证性能,能够将软件仿真需要耗时几周甚至数月的验证工作在几秒钟之内完成。运用In-Circuit模式,VStationPRO提供实时验证性能,使设计人员在付诸制造之前就能够确信其设计将在真实应用环境中胜任工作。

再次是,VStationTBX提供了从软件仿真到硬件加速所需要的可扩展testbench创建方法,从而提高设计效能。这款新产品能够将行为级HDL实现的testbench编译至Vstation硬件测试台中,消除了基于硬件辅助验证的、传统的协同验证方法效能瓶颈。与VStationPRO硬件仿真器连接,VStationTBX能够使设计人员在验证工作中采用行为级HDL,从而将生产力提高2-5倍。运用VStationTBX,设计人员可以创建超快速transaction-level testbenches,后者能够将HDL回归测试时间缩短20-30倍,并全面提升系统级验证性能,与软件仿真相比速度加快1万倍。

最后是,来自MathWorks的Link for ModelSim能够帮助设计人员在业界率先实现将原先针对MATLAB和 Simulink编写的大量IP与HDL验证环境连接起来。设计人员现在可以利用MATLAB或Simulink的“golden”模型对该设计的HDL实现开展验证。而且,创建系统级testbench的设计人员现在也可以最大限度地利用MathWorks系列工具所提供的内容丰富的库单元及其建库能力。

Mentor强调,这些新扩展的技术引擎将其验证产品的应用范围扩大到模拟/混合信号设计、形式验证和协同验证领域,为复杂的SoC和纳米设计提供了全面的验证平台。

在所有工具之间实现可扩展性

Mentor Graphics可扩展验证平台包含的系列产品可以实现从HDL仿真到In-Circuit验证的全面的验证解决方案。不同的产品提供了不同的验证特性,比如验证时间、验证效能、验证容量、纠错能力和验证成本等。它允许设计团队针对亟待执行的验证任务采用最优化的解决方案。Mentor Graphics可扩展验证平台由据称多个“业界最佳的技术组成:ModelSim 仿真环境、Seamless硬件/软件协同验证平台、ADVanceMS模拟/混合信号验证平台、FormalPro等效性检查以及VStation和Celaro硬件仿真平台等。

在各提取层次之间实现可扩展性

随着设计规模的不断增大,在设计完成之后再行开展验证已经不在有效可行。Mentor Graphics公司通过采用高抽象级别的模型和transactors,在设计流程的最初阶段就开始进行验证。C、C++、SystemC、SystemVerilog、MATLAB或Simulink等多种语言实现的高抽象级别原型为结构设计阶段就开展验证提供了可能,这些高抽象级别原型还可在整个设计流程中作为testbench加以重复使用。这样就能够及早发现根本性设计错误,并及早实现低成本纠错。

运用Mentor Graphics公司的Seamless协同验证环境,设计人员可以在设计初期创建各种功能原型,并在整个验证周期中加以使用,这些原型可用于创建testbench,帮助设计人员检查某项低层次的实现是否满足较高层次模型的功能要求。Mentor Graphics公司支持ModelSim仿真、Seamless协同验证以及VStation/ Celaro硬件验证平台中常见的所有testbench。

新型VStationTBX平台允许设计人员选择任一HDL语言,创建testbench并用于硬件辅助验证环境之中。设计人员可以对HDL、标准C和基于transaction的testbench进行混合,创建灵活的testbenches在仿真和硬件加速仿真中运行。

基于断言的验证

基于断言的验证帮助设计人员迅速准确地定位错误所在。断言允许设计人员将语句嵌入设计之中,设计人员根据对某段设计的意向行为做出的假设进行说明。从传统的纠错行为假设错误能够在整个设计中传播到输出端口并能被捕获,设计人员不得不花大量的时间来尝试确定问题出现在什么地方。断言则能够在错误发生时将其及时捕获,允许设计人员迅速明确发生错误的设计段落,从而大大简化了纠错工作。断言也可以捕获意料之外的错误,并非测试目标的代码在测试时产生不希望的动作。

随着PSL标准的出现,人们采用上述基于断言进行仿真的兴趣与日俱增。ModelSim环境包括的新型断言引擎能够最大限度利用PSL和SystemVerilog断言的功能。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-4-18 16:03 , Processed in 0.183311 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表