[讨论]总线上的信号仿真分析

poqi055 · 发表于 2003-11-12 16:49:16

提示: 该帖被管理员或版主屏蔽

ifuture · 发表于 2003-11-12 18:03:37

在正常的情况下sdram接口的驱动都比较强，特别是地址线部分，需要带多个负载，如果pcb设计的拓扑结构不好，很容易引起信号的振荡，甚至由此造成本地总线死机现象，所以上面的现象属于正常的现象。
对于sdram信号的地址线部分，个人推荐增加阻尼电阻10欧左右。在多负载的情况下，即有利于消除信号的振荡，又不会降低驱动的带载能力。
对于sdram的数据线部分，属于双线信号，如果要加匹配，理论必须两边都要加，但这实际上很难实现，基本上在sdram加阻尼电阻就可以了，主要是由于大多数cpu输入电平都有比较严格的限制，而sdram想对的要求较宽。

xyjrr · 发表于 2004-10-11 20:39:59

请教一下楼主怎样做仿真?我也要做个SDRAM的仿真,可是我从没做过不知道如何下手.

楼主可以指导一下吗?

UFO__game · 发表于 2004-10-18 19:48:11

我也觉得是没加阻尼电阻的缘故（反射、震荡）

请问楼主：你的HyperLynx是PADS2004里面的最新版吗？

colin66 · 发表于 2004-12-30 10:52:52

[em04]

luckyboyf · 发表于 2005-3-27 10:45:04

有没有搞错，SDRAM的时序速度才5M,这种DD能反映什么东西?起码要达到100M以上吧?

Jorbo · 发表于 2005-4-29 00:00:17

5M?不是1/50ns/div=20M吗？

cmos · 发表于 2005-5-16 11:04:05

20M确实频率算比较低

yuegs21 · 发表于 2005-5-23 08:03:51

频率是低了一点;

deepblue · 发表于 2005-6-15 15:48:38

拓扑结构不好的原因吧...........

		自动登录	找回密码
密码			注册

poqi055 poqi055 当前离线积分 3796 兑换点点声望度金钱元银行存款元贡献度精华头像被屏蔽	发表于 2003-11-12 16:49:16 \| 显示全部楼层 \|阅读模式提示: 该帖被管理员或版主屏蔽

	回复使用道具举报

[讨论]总线上的信号仿真分析

浏览过的版块